特許

J-GLOBAL ID：200903081577223071

液晶表示装置の出力バッファ回路

発明者： 糸数 昌史 ,  星屋 隆之 ,  村上 浩 ,  中林 謙一
出願人/特許権者： 富士通株式会社
代理人 (1件)： 青木 朗 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-304009
公開番号（公開出願番号）：特開平6-149188
出願日： 1992年11月13日
公開日（公表日）： 1994年05月27日
要約：

【要約】【目的】 アクティブマトリクス型液晶表示装置におけるデータドライバの出力バッファ回路に関し、液晶表示装置におけるデータのサンプリング時間を短縮すると共に、消費電力を低減することを目的とする。【構成】 アクティブマトリクス型液晶表示装置の出力バッファ回路であって、差動増幅回路を構成する入力部1と、該入力部1からの出力により動作する出力部2と、該出力部2に供給するバイアス電圧を選択するバイアス電圧選択部4,5と、前記出力部2の入出力間に接続され、位相補償を行う位相補償部3とを具備し、該出力バッファ回路を使用しないときには前記バイアス電圧選択部4,5により前記出力部2を流れる電流を止めるように構成する。

請求項（抜粋）：

アクティブマトリクス型液晶表示装置の出力バッファ回路であって、差動増幅回路を構成する入力部(1)と、該入力部(1)からの出力により動作する出力部(2)と、該出力部(2)に供給するバイアス電圧を選択するバイアス電圧選択部(4,5)と、前記出力部(2)の入出力間に接続され、位相補償を行う位相補償部(3)とを具備し、該出力バッファ回路を使用しないときには前記バイアス電圧選択部(4,5)により前記出力部(2)を流れる電流を止めるようにしたことを特徴とする液晶表示装置の出力バッファ回路。

IPC (3件)：

G09G 3/36 ,  G02F 1/133 520 ,  G02F 1/133 550