特許
J-GLOBAL ID：200903081579162363
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-016070
公開番号（公開出願番号）：特開平5-210979
出願日： 1992年01月31日
公開日（公表日）： 1993年08月20日
要約：
【要約】【目的】 メモリセルM1,M2に蓄積された電荷が送出されるビット線B,B#と、上記ビット線B,B#にトランスファゲートTR1,TR2を介してつながるデータ線D,D#とを備えた半導体記憶装置において、ビット線B,B#の電位がセンス増幅器100によって十分に増幅された後にビット線B,B#とデータ線D,D#とを接続する。これにより、誤動作を防止する。【構成】 ビット線B,B#の電位差を検出して出力する検出部1を備える。また、ビット線B,B#の電位差が参照電位Vref1,Vref2の電位差に達したとき、トランスファゲートTR1,TR2を導通させる転送信号CST′を出力する比較増幅部2を備える。
請求項（抜粋）：
メモリセルに蓄積された電荷が送出されるビット線と、上記電荷によって上記ビット線に生じた電位を増幅するセンス増幅器と、上記ビット線にトランスファゲートを介してつながるデータ線とを備えた半導体記憶装置において、上記ビット線の電位を検出して出力する検出部と、上記検出部が出力するビット線の電位と所定の参照電位とを比較して、上記ビット線の電位が上記参照電位に達したとき、上記トランスファゲートを導通させる転送信号を出力する比較増幅部を備えたことを特徴とする半導体記憶装置。
IPC (2件)：
G11C 11/409
, H01L 27/10 491
