特許
J-GLOBAL ID：200903081582996577
画信号処理回路
発明者：
出願人/特許権者：
代理人 (1件)：
藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平3-310689
公開番号（公開出願番号）：特開平5-153391
出願日： 1991年11月26日
公開日（公表日）： 1993年06月18日
要約：
【要約】【目的】 ディジタル回路と比較的簡単なアナログ回路とにより構成され、回路設計が容易であると共に高速動作が可能の画信号処理回路を提供することを目的とする。【構成】 増幅器1は、イメージセンサから与えられる白基準信号Vinを増幅し、AD変換器2はこの増幅器1の出力Vg をアナログ・ディジタル変換する。ピーク検出器3は、このAD変換器2の出力VD のピーク値Vpeakを検出し、その結果をゲイン設定器4の出力する。ゲイン設定器4は、増幅器1のゲインを低いほうから高いほうに変化させ、ピーク値Vpeakが所定値を超える時点で増幅器1のゲインを固定する。
請求項（抜粋）：
イメージセンサから与えられた白基準信号を増幅する増幅器と、この増幅器の出力をアナログ・ディジタル変換するAD変換器と、このAD変換器の出力のピーク値を検出するピーク検出器と、このピーク検出器のピーク値検出結果に基づいて前記増幅器のゲインを設定するゲイン設定器と、を有し、前記ゲイン設定器は前記増幅器のゲインを低いほうから高いほうに段階的に変化させ、前記ピーク検出結果が所定値を超える時点で前記増幅器のゲインを固定することを特徴とする画信号処理回路。
IPC (3件)：
H04N 1/40 101
, H03G 3/20
, H03G 3/30
