特許
J-GLOBAL ID：200903081587256024
シフトレジスタブロック、それを備えたデータ信号線駆動回路及び表示装置
発明者：
,
,
,
出願人/特許権者：
代理人 (4件)：
原 謙三
, 木島 隆一
, 圓谷 徹
, 金子 一郎
公報種別：公開公報
出願番号（国際出願番号）：特願2002-340044
公開番号（公開出願番号）：特開2004-177433
出願日： 2002年11月22日
公開日（公表日）： 2004年06月24日
要約：
【課題】信号線駆動回路における回路のレイアウトを工夫することで、表示装置の額縁部をより狭くする。【解決手段】データ信号線駆動回路のシフトレジスタSRでは、縦続接続された複数のフリップフロップF/F(1)・F/F(2)・...・F/F(n)における各フリップフロップF/F間に、シフトレジスタSRからの出力信号が順次入力される波形処理回路WR(1)〜WR(n)のうち、対応するものが1つずつ配置され、シフトレジスタSRと波形処理回路WR(1)〜WR(n)とが、一直線状に並んでいる。【選択図】 図1
請求項（抜粋）：
入力信号をクロック信号に応じて出力する複数の単位回路が縦続接続されてなり、各単位回路にて構成される出力段より選択信号を順次出力するシフトレジスタを少なくとも1系列備えたシフトレジスタブロックにおいて、
当該系列のシフトレジスタを構成する単位回路とは異なる別の回路を隔てて、前の出力段を構成する単位回路と次の出力段を構成する単位回路とが配置されていることを特徴とするシフトレジスタブロック。
IPC (3件)：
G09G3/36
, G02F1/133
, G09G3/20
G09G3/36
, G02F1/133 505
, G09G3/20 611H
, G09G3/20 611J
, G09G3/20 621L
, G09G3/20 623B
, G09G3/20 623F
, G09G3/20 623G
, G09G3/20 623H
, G09G3/20 623L
, G09G3/20 623M
2H092GA59
, 2H092JA24
, 2H092KA04
, 2H092NA25
, 2H092NA29
, 2H093NA16
, 2H093NC16
, 2H093NC22
, 2H093NC23
, 2H093NC26
, 2H093NC27
, 2H093NC34
, 2H093ND10
, 2H093ND36
, 2H093ND39
, 2H093ND41
, 5C006AA16
, 5C006AF50
, 5C006AF83
, 5C006BB16
, 5C006BC12
, 5C006BC13
, 5C006BC20
, 5C006BF03
, 5C006BF04
, 5C006BF06
, 5C006BF11
, 5C006BF25
, 5C006BF26
, 5C006BF27
, 5C006BF46
, 5C006FA22
, 5C006FA42
, 5C006FA43
, 5C006FA47
, 5C006FA51
, 5C006FA56
, 5C080AA10
, 5C080BB05
, 5C080DD05
, 5C080DD09
, 5C080DD23
, 5C080DD25
, 5C080DD26
, 5C080DD28
, 5C080EE29
, 5C080FF11
, 5C080JJ02
, 5C080JJ03
, 5C080JJ06
