特許

J-GLOBAL ID：200903081588666510

半導体装置及びその検査方法

発明者： 溝口 利幸
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 上柳 雅誉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-397981
公開番号（公開出願番号）：特開2002-196036
出願日： 2000年12月27日
公開日（公表日）： 2002年07月10日
要約：

【要約】【課題】 多ピン・狭ピッチが要求されるTCPやCOF等の半導体装置において、プローブカードを用いて容易に検査を行うことができる半導体装置等を提供する。【解決手段】 半導体基板12と、複数の群の出力回路にそれぞれ接続された複数の群の出力パッドであって、各群に含まれる複数の出力パッドが半導体基板の長手方向と平行でない方向に順次ずらして設けられている、複数の群の出力パッドP211、P212、・・・と、複数の入力回路にそれぞれ接続された複数の入力パッドであって、各入力パッドが出力パッドの各群に含まれる複数の出力パッドを包含する面積を有する、複数の入力パッドP101、P102、・・・とを具備する。

請求項（抜粋）：

複数の入力回路と複数の群の出力回路とを含む回路が形成された半導体基板と、前記複数の群の出力回路にそれぞれ接続された複数の群の出力パッドであって、各群に含まれる複数の出力パッドが前記半導体基板の長手方向と平行でない方向に順次ずらして設けられている、前記複数の群の出力パッドと、前記複数の入力回路にそれぞれ接続された複数の入力パッドであって、各入力パッドが出力パッドの各群に含まれる複数の出力パッドを包含する面積を有する、前記複数の入力パッドと、を具備する半導体装置。

IPC (3件)：

G01R 31/26 ,  G01R 1/073 ,  H01L 21/60 311

FI (3件)：

G01R 31/26 J ,  G01R 1/073 E ,  H01L 21/60 311 W

Fターム (13件)：

2G003AA07 ,  2G003AG03 ,  2G003AG04 ,  2G003AG12 ,  2G003AG20 ,  2G011AA02 ,  2G011AA17 ,  2G011AC06 ,  2G011AC14 ,  2G011AE22 ,  5F044KK03 ,  5F044KK12 ,  5F044MM38