特許

J-GLOBAL ID：200903081607407750

電界効果トランジスタおよびその製造方法

発明者： 鳥井 秀雄
出願人/特許権者： パナソニック株式会社
代理人 (2件)： 鎌田 耕一 ,  黒田 茂
公報種別：公開公報
出願番号（国際出願番号）：特願2007-151827
公開番号（公開出願番号）：特開2008-305982
出願日： 2007年06月07日
公開日（公表日）： 2008年12月18日
要約：

【課題】半導体ナノワイヤを用いた新規な電界効果トランジスタ、およびその製造方法を提供する。【解決手段】本発明の電界効果トランジスタは、ゲート電極膜14と、ゲート電極膜14を貫通するように配置された複数の半導体ナノワイヤ11と、半導体ナノワイヤ11のそれぞれの一端に接触してそれらを接続するように形成されたソース電極膜12と、半導体ナノワイヤのそれぞれの他端に接触してそれらを接続するように形成されたドレイン電極膜13とを含む。ソース電極膜12およびドレイン電極膜13は金属からなる。ゲート電極膜14と半導体ナノワイヤ11との間には、絶縁層15が配置されている。半導体ナノワイヤ11の一端および他端の半導体のタイプがともにP型またはN型のいずれかである。それら一端および他端に挟まれた中央部の半導体のタイプは、それら一端および他端の半導体のタイプとは異なる。【選択図】図2

請求項（抜粋）：

ゲート電極膜と、 前記ゲート電極膜を貫通するように配置された複数の半導体ナノワイヤと、 前記複数の半導体ナノワイヤのそれぞれの一端に接触してそれらを接続するように形成されたソース電極膜と、 前記複数の半導体ナノワイヤのそれぞれの他端に接触してそれらを接続するように形成されたドレイン電極膜とを含み、 前記ソース電極膜および前記ドレイン電極膜は金属からなり、 前記ゲート電極膜と前記半導体ナノワイヤとの間に絶縁層が配置されており、 前記半導体ナノワイヤの前記一端および前記他端の半導体のタイプがともにP型またはN型のいずれかであり、前記一端および前記他端に挟まれた中央部の半導体のタイプが、前記一端および前記他端のタイプとは異なる電界効果トランジスタ。

IPC (1件)：

H01L 29/786

FI (2件)：

H01L29/78 626A ,  H01L29/78 618B

Fターム (31件)：

5F110AA16 ,  5F110AA30 ,  5F110CC09 ,  5F110DD05 ,  5F110EE02 ,  5F110EE04 ,  5F110EE22 ,  5F110EE24 ,  5F110EE42 ,  5F110FF03 ,  5F110FF12 ,  5F110FF13 ,  5F110FF22 ,  5F110FF29 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG22 ,  5F110GG24 ,  5F110GG28 ,  5F110GG30 ,  5F110GG32 ,  5F110GG35 ,  5F110GG44 ,  5F110GG52 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HK02 ,  5F110HK04 ,  5F110HK05 ,  5F110HK32

引用特許：

出願人引用 (2件)

• 米国特許第7067867号明細書
  
• 遠心圧縮機
  公報種別：公開公報   出願番号：特願2002-365598   出願人：石川島播磨重工業株式会社