特許
J-GLOBAL ID：200903081610362937
半導体集積回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平9-281989
公開番号（公開出願番号）：特開平10-233677
出願日： 1997年10月15日
公開日（公表日）： 1998年09月02日
要約：
【要約】【課題】 1個の欠陥可変論理ブロックを1個の予備可変論理ブロックで救済できるFPGAを提供する。【解決手段】 論理機能が可変に設定される可変論理ブロック(27)を代替することが可能な予備可変論理ブロック(18)を設ける。可変論理ブロック(27)に対応して設けられた可変接続部(20、21)は、当該可変論理ブロックと正規信号配線(23)との接続関係が可変に設定されると共に、前記正規信号配線と可変論理ブロックとの接続をその正規信号配線と予備可変論理ブロックとの接続に置き換えることが可能とされる。これにより、1個の欠陥可変論理ブロックを1個の予備可変論理ブロックで救済できる。
請求項（抜粋）：
論理機能を可変に設定可能な複数個の可変論理ブロックと、論理機能を可変に設定可能であって前記可変論理ブロックを代替し得る予備可変論理ブロックと、複数の正規信号配線と、前記可変論理ブロックに対応して設けられ当該可変論理ブロックと前記正規信号配線との接続関係が可変に設定されると共に、前記正規信号配線と可変論理ブロックとの接続をその正規信号配線と前記予備可変論理ブロックとの接続に置き換えることが可能な可変接続部と、前記可変接続部による前記置き換えを指示する置き換え指示手段と、前記可変接続部に対する接続態様の設定を制御すると共に、前記置き換え指示手段の指示により置き換え対象とされる可変論理ブロックに設定される論理機能を置き換え先の予備可変論理ブロックに設定するように前記可変論理ブロック及び予備可変論理ブロックに対する論理機能の設定を制御する制御手段と、を含んで成るものであることを特徴とする半導体集積回路。
IPC (2件)：
FI (2件)：
H03K 19/177
, H01L 21/82 A
