特許

J-GLOBAL ID：200903081621327394

半導体メモリ

発明者： 黒岡 和巳
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 安富 耕二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-171530
公開番号（公開出願番号）：特開2000-012810
出願日： 1998年06月18日
公開日（公表日）： 2000年01月14日
要約：

【要約】【課題】 書き込み特性にバラツキが少なく且つ微細化に適した半導体メモリを提供する。【解決手段】 メモリセル1は、ソース・ドレイン領域3、チャネル領域4、浮遊ゲート電極5,6、制御ゲート電極7からなる。浮遊ゲート電極5,6上に形成された絶縁膜9上、領域3上には絶縁膜10が、絶縁膜9上、チャネル領域4上には絶縁膜32がそれぞれ設けられる。絶縁膜9上及び領域3(絶縁膜10)上には絶縁膜30が設けられている。制御ゲート電極7は絶縁膜30上及び絶縁膜32上に形成されている。これにより、チャネル領域4と制御ゲート電極7との間の絶縁膜8,32の膜厚が、ソース・ドレイン領域3と制御ゲート電極7との間の絶縁膜8,10,30の膜厚よりも小さくなっている。

請求項（抜粋）：

ソース・ドレイン領域間のチャネル領域上に浮遊ゲート電極を有し、この浮遊ゲート電極上に制御ゲート電極を有し、前記チャネル領域と前記制御線との間の絶縁膜の膜厚が、前記ソース・ドレイン領域と前記制御線との間の絶縁膜の膜厚よりも小さく設定されていることを特徴とした半導体メモリ。

IPC (7件)：

H01L 27/115 ,  G11C 16/04 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (5件)：

H01L 27/10 434 ,  G11C 17/00 621 A ,  H01L 27/10 681 A ,  H01L 27/10 681 B ,  H01L 29/78 371

Fターム (49件)：

5B025AA01 ,  5B025AB02 ,  5B025AC02 ,  5F001AA21 ,  5F001AA22 ,  5F001AA25 ,  5F001AA33 ,  5F001AA61 ,  5F001AA62 ,  5F001AA63 ,  5F001AB03 ,  5F001AC02 ,  5F001AD05 ,  5F001AD12 ,  5F001AD52 ,  5F001AD62 ,  5F001AE02 ,  5F001AE03 ,  5F001AE07 ,  5F001AG02 ,  5F001AG07 ,  5F001AG23 ,  5F083EP03 ,  5F083EP23 ,  5F083EP35 ,  5F083EP45 ,  5F083EP48 ,  5F083EP53 ,  5F083EP54 ,  5F083EP76 ,  5F083EP77 ,  5F083ER09 ,  5F083ER17 ,  5F083ER22 ,  5F083GA01 ,  5F083GA17 ,  5F083JA33 ,  5F083JA35 ,  5F083JA39 ,  5F083JA53 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083LA06 ,  5F083LA07 ,  5F083LA12 ,  5F083NA02 ,  5F083PR15 ,  5F083PR21