特許
J-GLOBAL ID:200903081643698035
保護回路
発明者:
出願人/特許権者:
代理人 (1件):
福山 正博
公報種別:公開公報
出願番号(国際出願番号):特願2001-174256
公開番号(公開出願番号):特開2002-368551
出願日: 2001年06月08日
公開日(公表日): 2002年12月20日
要約:
【要約】【課題】スピーカを駆動する出力増幅回路の出力段トランジスタ等の回路素子が過大電流により破損するのを確実に保護する保護回路を提供する。【解決手段】エミッタが相互にエミッタ抵抗13-14および付加エミッタ抵抗15-16を介して接続されたNPN形トランジスタ11およびPNP形トランジスタ12が正負電源間に直列接続されている。エミッタ抵抗13-14の中点と接地間にスピーカ17が接続される。付加エミッタ抵抗15、16にはリレー31、32又は電子スイッチ61、62が並列接続され、保護トランジスタ21、22の出力に応じてON/OFF制御する。
請求項(抜粋):
エミッタ抵抗を介してエミッタが相互接続されたNPN形トランジスタおよびPNP形トランジスタが正負電源間に直列接続され、前記エミッタ抵抗の中点と接地間に接続されたスピーカを駆動する出力回路の前記エミッタ抵抗の電圧降下を保護トランジスタで検出して電源を遮断して回路素子を保護する保護回路において、前記エミッタ抵抗に直列に接続された付加エミッタ抵抗と、該付加エミッタ抵抗に並列接続され、前記保護トランジスタの出力に応じてON/OFF制御されるスイッチとを備えることを特徴とする保護回路。
IPC (3件):
H03F 1/52
, H03F 3/30
, H04R 3/00 101
FI (3件):
H03F 1/52 Z
, H03F 3/30
, H04R 3/00 101 A
Fターム (24件):
5D020AA01
, 5D020AA04
, 5D020AB02
, 5J091AA01
, 5J091AA18
, 5J091CA57
, 5J091FA18
, 5J091FP02
, 5J091FP05
, 5J091GP04
, 5J091GP06
, 5J091HA08
, 5J091HA25
, 5J091HA29
, 5J091HA35
, 5J091HA39
, 5J091HA41
, 5J091KA00
, 5J091KA42
, 5J091KA51
, 5J091KA61
, 5J091KA62
, 5J091MA22
, 5J091TA06
前のページに戻る