半導体集積回路

発明者： , ,
出願人/特許権者：
代理人 (1件)：内原晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-212545
公開番号（公開出願番号）：特開平5-054650
出願日： 1991年08月26日
公開日（公表日）： 1993年03月05日
要約：

【要約】 (修正有)【構成】ゲートが接地されソースが電源端子TCに接続されドレインが検知出力節点Aに接続された高圧側PチャネルMOSトランジスタQ1と、ゲートが半導体基板SUBに接続された低圧側PチャネルMOSトランジスタQ2とを有する基板電圧変化検知回路2と、ドレインがCMOSインバータIV1を介してバッファ出力節点Bに接続する高圧側PチャネルMOSトランジスタQ3と、低圧側PチャネルMOSトランジスタQ4とでバッファ出力電圧VBを出力するPMOSインバータIVPを有するバッファ部3と、バッファ出力電圧VBでリングオシレータ切換電圧VACをリングオシレータ部5に供給するヒステリシス回路4とを有するリングオシレータ切換制御部1とで構成されている。【効果】半導体基板へ電源電流を流すことなく基板電圧の変化を検知してリングオシレータ部を制御できる。外部電源電圧が大きく変化しても、基板電圧の検知が安定に動作する。

請求項（抜粋）：

ゲートが接地されソースが外部電源に接続されドレインが検知出力節点に接続された高圧側PチャネルMOSトランジスタとゲートが半導体基板に接続されソースが前記検知出力節点に接続されドレインが接地された低圧側PチャネルMOSトランジスタとを有する基板電圧変化検知回路と、前記検知出力節点電圧をバッファ回路を介して入力してリングオシレータ切換電圧を出力するヒステリシス回路とを有するリングオシレータ切換制御部を含むことを特徴とする半導体集積回路。

IPC (4件)：

G11C 11/407 , H01L 27/10 481 , H03K 19/094 , H02M 3/00

FI (2件)：

G11C 11/34 354 F , H03K 19/094 D

引用特許：

審査官引用 (3件)

特開平2-062071
特開昭62-001184
特開平3-184419

前のページに戻る