特許
J-GLOBAL ID:200903081662617208
情報処理システム
発明者:
,
,
出願人/特許権者:
代理人 (1件):
井上 一 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-106825
公開番号(公開出願番号):特開2000-298575
出願日: 1999年04月14日
公開日(公表日): 2000年10月24日
要約:
【要約】 (修正有)【課題】 可変精度演算が行えるシステムをハードウェア的に構築し、しかも演算の高速化を図る情報処理システムを提供する。【解決手段】 入力データに対して、処理手順に従って演算処理して出力する情報処理システムは、処理手順に基づいてそれぞれ最大演算精度nビットにて演算するx個の演算ユニットと、x個の演算ユニット同士の複数のカスケード接続端子とを有する。x個の演算ユニットの各々は、それぞれ演算精度がn1ビットのy個(y=n/n1)の演算モジュールと、そのy個の演算モジュール同士の複数のカスケード接続端子とを有する。このy個の演算モジュールの各々は、n1個の1ビット演算セルにてそれぞれ形成されるn1段の並列演算器を1ビットずつシフトさせて配置して構成され。n×mビット(x≧m≧2)の任意演算精度の演算を行うときに、m個の演算ユニットがカスケード接続され、各演算ユニットにて(m-1)回の繰り返し演算が行われる。
請求項(抜粋):
入力データに対して、処理手順に従って演算処理して出力する情報処理システムにおいて、前記処理手順に基づいて、それぞれ最大演算精度nビット(n:自然数)にて演算するx個の演算ユニットと、前記x個の演算ユニット同士をカスケード接続するための複数のカスケード接続端子と、を有し、前記x個の演算ユニットの各々は、それぞれ演算精度がn1ビットのy個(y=n/n1)の演算モジュールと、前記y個の演算モジュール同士をカスケード接続するための複数のカスケード接続端子と、を有し、前記y個の演算モジュールの各々は、n1個の1ビット演算セルにてそれぞれ形成されるn1段の並列演算器を1ビットずつシフトさせて配置して構成され、n×mビット(x≧m≧2)の演算を行うときに、m個の前記演算ユニットがカスケード接続され、各演算ユニットにて(m-1)回の繰り返し演算が行われることを特徴とする情報処理システム。
IPC (4件):
G06F 7/52 320
, G06F 7/00
, G06F 9/38 370
, G09C 1/00 650
FI (4件):
G06F 7/52 320 A
, G06F 9/38 370 A
, G09C 1/00 650 A
, G06F 7/00 101 V
Fターム (24件):
5B013DD01
, 5B013DD04
, 5B016AA01
, 5B016AA05
, 5B016BA07
, 5B016BA10
, 5B016CA01
, 5B016DA04
, 5B016DA10
, 5B016EA11
, 5B016GA02
, 5B016GA05
, 5B016JA10
, 5B022AA05
, 5B022BA07
, 5B022CA04
, 5B022DA09
, 5B022FA01
, 5B022FA07
, 5B022FA10
, 5J104AA22
, 5J104AA36
, 5J104JA23
, 5J104NA18
前のページに戻る