特許

J-GLOBAL ID：200903081697417325

スキャン記憶装置およびスキャンパス回路

発明者： 小野寺 岳志
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平8-010450
公開番号（公開出願番号）：特開平9-203767
出願日： 1996年01月24日
公開日（公表日）： 1997年08月05日
要約：

【要約】【課題】 回路面積およびコストの増加を抑制でき、消費電力を低減でき、スキャン動作時の誤シフトを防止できるスキャン記憶装置を実現する。【解決手段】 スキャンイネーブル信号SEのに応じてデータ入力端子D1 またはスキャン信号入力端子SI1 の入力信号を選択し、クロック信号CLKの立ち上がりエッジにおいて、出力端子Q1 に出力し、さらにスキャンイネーブル信号SEの立ち下がりエッジにおいて選択された入力信号をスキャン信号出力端子SO1 に出力し、スキャンイネーブル信号SEがハイレベルに保持されているときスキャン信号出力端子SO1 の信号を転送ゲートTG7 とその出力端子の寄生容量により構成されたダイナミック型ラッチ回路によって保持するので、スキャン信号出力端子SO1 の出力動作がクロック信号のスキューに影響されず、クロック信号のスキューによる誤シフトが回避できる。

請求項（抜粋）：

クロック信号に同期してデータの入出力を行う記憶素子を有し、少なくとも通常モード時は当該記憶素子に読み込んだデータをデータ出力パスに出力し、スキャンモード時は記憶素子に読み込んだデータを、次段の回路に接続されたスキャン出力パスに出力するスキャン記憶装置であって、上記通常モード時と上記スキャンモード時とで異なるレベルをとる制御信号の入力レベルに応じて、通常のデータまたはスキャンデータのいずれかを選択して上記記憶素子に入力させる選択回路と、上記制御信号が上記スキャンモード時のレベルで入力されると、上記記憶素子の出力データを一定の時間保持して、上記スキャン出力パスに出力するスキャンデータ保持回路とを有するスキャン記憶装置。

IPC (5件)：

G01R 31/28 ,  G06F 11/22 360 ,  H03K 3/037 ,  H03K 3/3562 ,  H03K 19/00

FI (6件)：

G01R 31/28 G ,  G06F 11/22 360 P ,  H03K 3/037 B ,  H03K 19/00 B ,  G01R 31/28 V ,  H03K 3/356 C