特許

J-GLOBAL ID：200903081700744758

半導体装置及びその製造方法

発明者： 堀内 道夫 ,  村松 茂次
出願人/特許権者： 新光電気工業株式会社
代理人 (1件)： 綿貫 隆夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-190468
公開番号（公開出願番号）：特開2000-022039
出願日： 1998年07月06日
公開日（公表日）： 2000年01月21日
要約：

【要約】【課題】 半導体素子の電極形成面での配線パターンの引回しを容易にし、半導体装置の多ピン化に対応できるようにする。【解決手段】 半導体素子10の電極形成面に、該半導体素子の平面領域内に設けられる外部接続端子20と同一の配置で、半導体素子10の搭載面に離反する外面が外部接続端子20を接合する接続孔25となるランド14を形成した接続基板22を、前記電極形成面に形成した電極と前記ランド14とを電気的に接続させて接合した半導体装置であって、前記半導体素子10の電極形成面に、前記ランド14の位置に各々対応してランド14よりも小径の接続パッド16aを設けるとともに、接続パッド16aと前記電極とを電気的に接続する配線パターンを設け、前記接続パッド16aと前記半導体素子10の搭載面で接続パッド16aに対向するランド14とをバンプ18を介して電気的に接続し、かつ前記接続基板22の接続孔25に露出するランド14に外部接続端子20を接合したことを特徴とする。

請求項（抜粋）：

半導体素子の電極形成面に、該半導体素子の平面領域内に設けられる外部接続端子と同一の配置で、半導体素子の搭載面に離反する外面が外部接続端子を接合する接続孔の底部となるランドを形成した接続基板を、前記電極形成面に形成した電極と前記ランドとを電気的に接続させて接合した半導体装置であって、前記半導体素子の電極形成面に、前記ランドの位置に各々対応してランドよりも小径の接続パッドを設けるとともに、該接続パッドと前記電極とを電気的に接続する配線パターンを設け、前記接続パッドと前記半導体素子の搭載面で接続パッドに対向するランドとをバンプを介して電気的に接続し、かつ前記接続基板の接続孔に露出するランドに外部接続端子を接合したことを特徴とする半導体装置。

IPC (2件)：

H01L 23/12 ,  H01L 21/60 311

FI (2件)：

H01L 23/12 L ,  H01L 21/60 311 S

Fターム (5件)：

4M105AA02 ,  4M105AA10 ,  4M105AA16 ,  4M105BB11 ,  4M105GG18