特許

J-GLOBAL ID：200903081706367336

定電圧回路

発明者： 池田 益英
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-234562
公開番号（公開出願番号）：特開平10-078826
出願日： 1996年09月04日
公開日（公表日）： 1998年03月24日
要約：

【要約】【課題】定電圧回路に関し、ウェハーまたはロット間での製造ばらつきにより、各抵抗素子の抵抗値がばらつき、それによる定電圧回路の消費電流のばらつきを抑えること。さらに、チップ内部での製造ばらつきに依存せず、各定電圧回路間での出力電圧の相対値が一定の定電圧回路を提供すること。【解決手段】一つの基準電圧発生手段101と2つの増幅手段102及び112から構成される定電圧回路において、第1の増幅手段102は、A1抵抗素子108と、A2抵抗素子109から構成される抵抗素子群107を有し、第2の増幅手段112は、B1抵抗素子118と、B2抵抗素子119から構成される抵抗素子群117を有す。ここで、各抵抗素子は2つ以上に分割された構成とする。例えば、第1の方向へA1抵抗素子108、B1抵抗素子118を4分割、A2抵抗素子109、B2抵抗素119を8分割する。

請求項（抜粋）：

基準電圧発生手段と、該基準電圧発生手段で生成された基準電圧を入力とし、該基準電圧の電圧値の実数倍を出力する第1の増幅手段と第2の増幅手段とから構成され、各該増幅手段は、差動増幅回路と、該差動増幅回路の出力信号を入力とする出力増幅回路と、該差動増幅回路の出力と該出力増幅回路間に設けた容量素子から構成され、該出力増幅回路は、該差動増幅回路の出力信号を入力信号として受ける能動素子と、該能動素子と直列接続された該第1の抵抗素子と第2の抵抗素子から構成され、該第1の抵抗素子と該第2の抵抗素子との接続点を該差動増幅回路へ負帰還かけた定電圧回路において、各該増幅手段の該第1の抵抗素子及び該第2の抵抗素子を第1の方向へそれぞれ少なくとも2つ以上に分割したことを特徴とする定電圧回路。

IPC (5件)：

G05F 1/56 310 ,  G05F 1/56 ,  H01L 27/04 ,  H01L 21/822 ,  H03F 3/45

FI (5件)：

G05F 1/56 310 X ,  G05F 1/56 310 Q ,  H03F 3/45 B ,  H01L 27/04 B ,  H01L 27/04 R

引用特許：

審査官引用 (4件)

• 特開昭60-039219
  
• 特開昭57-128053
  
• 特開昭60-059413
  
• 特開平2-054316