特許
J-GLOBAL ID：200903081711103207
DRAM装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-197785
公開番号（公開出願番号）：特開2000-068481
出願日： 1999年07月12日
公開日（公表日）： 2000年03月03日
要約：
【要約】 (修正有)【課題】 ストレージノードを形成するポリシリコンの過エッチングを防止できるDRAMの製造方法を提供する。【解決手段】 ストレージコンタクトプラグ162を形成する段階と、ストレージコンタクトプラグを含んで第1絶縁膜154上に第2絶縁膜156、物質層、第3絶縁膜160を順次形成する段階と、物質層は第3絶縁膜のエッチング物質が第2絶縁膜に浸透することを防止し、ストレージノード形成用マスクを使用して第3絶縁膜、物質層、第2絶縁膜を順次にエッチングし、ストレージコンタクトプラグ及び第1絶縁膜一部の上部表面を露出させるオープニングを形成する段階と、オープニングに導電膜を充填してストレージノード164を形成する段階と、第3絶縁膜をエッチングする段階と、ストレージノード両側の第2絶縁膜の上部表面が露出されるときまで、物質層をエッチングする段階とを含むことを特徴とする。
請求項（抜粋）：
半導体基板上に形成された第1絶縁膜を通過して前記半導体基板と電気的に接続されるようにストレージコンタクトプラグを形成する段階と、前記ストレージコンタクトプラグを含んで第1絶縁膜上に第2絶縁膜、物質層、そして第3絶縁膜を順次形成する段階と、前記物質層は、前記第3絶縁膜のエッチング物質が第2絶縁膜に浸透することを防止し、ストレージノード形成用マスクを使用して前記第3絶縁膜、物質層、そして第2絶縁膜を順次エッチングして前記ストレージコンタクトプラグ及び第1絶縁膜一部の上部表面を露出させるオープニングを形成する段階と、前記オープニングに導電膜を充填してストレージノードを形成する段階と、前記ストレージノード両側の物質層の上部表面が露出されるときまで、前記第3絶縁膜をエッチングする段階と、前記ストレージノード両側の第2絶縁膜の上部表面が露出されるときまで、前記物質層をエッチングする段階とを含むことを特徴とするDRAM装置の製造方法。
IPC (2件)：
H01L 27/108
, H01L 21/8242
H01L 27/10 621 Z
, H01L 27/10 651
