特許

J-GLOBAL ID：200903081720042415

半導体基体及びその作製方法

発明者： 坂口 清文 ,  米原 隆夫
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 福森 久夫
公報種別：公開公報
出願番号（国際出願番号）：特願平4-046304
公開番号（公開出願番号）：特開平5-217828
出願日： 1992年01月31日
公開日（公表日）： 1993年08月27日
要約：

【要約】【目的】 本発明は、高価な小面積の化合物半導体基板の代替足り得る絶縁物上の化合物半導体基体の極めて、現実的かつ、高生産性、高均一性、高制御性なる作製方法を提案することを目的とする。【構成】 本半導体基体の作製方法は、第1のSi基体の表面層を多孔質化する工程、多孔質Siの孔の内壁を酸化する工程、その上に単結晶化合物半導体を形成する工程、該単結晶化合物半導体層の表面と別のSi支持基体とを絶縁層を介して貼り合わせ、まず、第1のSi基体を多孔質Siをエッチストップ層として選択的にエッチングし、次に、多孔質Siを単結晶化合物半導体層をエッチストップ層として多孔質Siを除去し、絶縁層上に単結晶構造を有する化合物半導体層を均一に形成することを特徴とする。

請求項（抜粋）：

第1のSi基体の少なくとも主面側の表面層を多孔質化する工程、該多孔質Si層の孔の内壁を酸化する工程、該多孔質Si層上に単結晶の化合物半導体層を形成する工程、該単結晶化合物半導体層表面と第1のSi基体とは別の第2のSi基体の主面とを絶縁層を介して貼り合わせる工程、該貼り合わせ基体の第2のSi基体側にエッチング耐性マスクを形成した後、第1のSi基体を選択的にエッチングして除去する第1エッチング工程、表面に表出した多孔質Si層を、該化合物半導体に対してSiのエッチング速度の速いエッチング液を用いて、多孔質Siのみを選択的に化学エッチングすることにより除去する第2エッチング工程、を少なくとも有することを特徴とする半導体基体の作製方法。

IPC (2件)：

H01L 21/02 ,  H01L 27/12