特許
J-GLOBAL ID：200903081729551630
半導体装置及びその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-185301
公開番号（公開出願番号）：特開平11-074508
出願日： 1998年06月30日
公開日（公表日）： 1999年03月16日
要約：
【要約】【課題】 ダミーゲートパターン及びダミー絶縁膜を除去した領域にゲート絶縁膜を介してゲート電極を形成する場合に生じる問題点を解決すること。【解決手段】 半導体基板上のゲート形成予定領域に、ダミー膜およびダミーゲートパターンを形成する工程と、前記ダミーゲートパターンの側壁に第1の側壁絶縁膜を形成する工程と、前記第1の側壁絶縁膜が形成されたダミーゲートパターンの周囲の前記半導体基板上に層間絶縁膜を形成する工程と、前記ダミーゲートパターンを除去して溝を形成する工程と、前記第1の側壁絶縁膜の一部及びその下の前記ダミー膜の部分を残すように、前記溝に露出するダミー膜を除去する工程と、前記溝の少なくとも底面にゲート絶縁膜を形成する工程と、前記溝内の前記ゲート絶縁膜上にゲート電極を形成する工程とを具備することを特徴とする。
請求項（抜粋）：
半導体基板上のゲート形成予定領域に、ダミー膜およびダミーゲートパターンを形成する工程と、前記ダミーゲートパターンの側壁に第1の側壁絶縁膜を形成する工程と、前記第1の側壁絶縁膜が形成されたダミーゲートパターンの周囲の前記半導体基板上に層間絶縁膜を形成する工程と、前記ダミーゲートパターンを除去して溝を形成する工程と、前記第1の側壁絶縁膜の一部及びその下の前記ダミー膜の部分を残すように、前記溝に露出するダミー膜を除去する工程と、前記溝の少なくとも底面にゲート絶縁膜を形成する工程と、前記溝内の前記ゲート絶縁膜上にゲート電極を形成する工程とを具備する半導体装置の製造方法。
引用特許：
前のページに戻る
