半導体集積回路のレイアウト設計支援装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：石川泰男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-048411
公開番号（公開出願番号）：特開平7-262238
出願日： 1994年03月18日
公開日（公表日）： 1995年10月13日
要約：

【要約】【目的】モジュール及びチップ全体における電源配線の設計、或いは電源に関するフロアプランの決定をより的確且つ厳密に支援し、設計期間の短縮化し得る半導体集積回路のレイアウト設計支援装置を提供する。【構成】第1設計情報F1に基づき第1の設計単位毎に所定の入出力信号に対応し時間をパラメータとする諸物理量の時間的物理情報F2を作成する時間的物理情報作成手段1と、第2設計情報F3に基づき、第2の設計単位内のレイアウトを決定するレイアウト決定手段3と、第1の設計単位の時間的物理情報F2及びレイアウト決定手段3で得られたレイアウト情報F4に基づき、レイアウトにおける第1設計単位に関する諸物理量の分布情報F5を得るシミュレーション手段5と、分布情報F5から物理量毎の分布図を出力する出力手段7とを有して構成する。

請求項（抜粋）：

複数の設計階層を有し、各設計階層毎に当該設計階層の設計単位に関する設計情報を備える半導体集積回路のレイアウト設計支援装置において、第1の設計階層で備える第1の設計単位に関する第1設計情報(F1)に基づき、第1の設計単位毎に、所定の入出力信号に対応し時間をパラメータとする諸物理量の時間的物理情報(F2)を作成する時間的物理情報作成手段(1)と、前記第1の設計階層より上位の第2の設計階層で備える第2の設計単位に関する第2設計情報(F3)に基づき、第2の設計単位内における第1の設計単位のレイアウトを決定するレイアウト決定手段(3)と、前記第1の設計単位の時間的物理情報(F2)及び前記レイアウト決定手段(3)で得られたレイアウト情報(F4)に基づき、シミュレーションを行うことにより、当該レイアウトにおける前記第1設計単位に関する諸物理量の分布情報(F5)を得るシミュレーション手段(5)と、前記分布情報(F5)から物理量毎の分布図を出力する出力手段(7)と、を有することを特徴とする半導体集積回路のレイアウト設計支援装置。

前のページに戻る