特許

J-GLOBAL ID：200903081763716649

突入電流制限回路付DC/DCコンバ-タ

発明者： 中村 政則
出願人/特許権者： 新電元工業株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平6-208132
公開番号（公開出願番号）：特開平8-051771
出願日： 1994年08月09日
公開日（公表日）： 1996年02月20日
要約：

【要約】 (修正有)【目的】 入力突入電流制限回路をDC/DCコンバ-タの入力側に附加する事により、入力コンデンサへの突入電流を防止出来、確実に入力コンデンサが充電完了後に主制御回路が動作を開始し、安定した動作を行うDC/DCコンバ-タを提供する事を目的とする。【構成】 入力ラインに抵抗とFETの並列回路を設けたDC/DCコンバ-タに於いて、FETを遅延動作させるタイマ-回路と、FETがON時に信号を発生する第1の信号回路と、入力電圧が一定値以上の時、信号を発生する第2の信号回路と、2つの信号回路により信号を発生するAND回路を設け、AND回路の出力信号によって主制御回路を動作させる様にした突入電流制限回路付DC/DCコンバ-タ。

請求項（抜粋）：

入力ラインに直列に抵抗とFETの並列回路が接続され、入力活線挿入時に前記抵抗を通して充電される入力コンデンサと、一定時間経過後に前記FETをオンせしめるタイマ-回路と、前記FETがオンした後に信号を発生する第1の信号回路と、前記入力ラインの電圧が規定値以上ある時に信号を発生する第2の信号回路と、前記第1と第2の信号回路の両方の信号が発生している時に出力を発生するAND回路を有し、前記AND回路の出力信号がある時主制御回路が動作し、前記出力信号がない時主制御回路が停止する様に構成された事を特徴とする入力の突入電流制限回路付DC/DCコンバ-タ。