特許
J-GLOBAL ID:200903081765758802
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-124892
公開番号(公開出願番号):特開平8-316474
出願日: 1995年05月24日
公開日(公表日): 1996年11月29日
要約:
【要約】【目的】ポリサイド構造を有する電極又は配線層における不純物の補償を目的とするイオン注入によって、周辺素子の信頼性が低下することを防ぐと同時に、ポリサイド構造のパターン形成時に下地反射に起因するパターニング精度低下を防止する。【構成】ゲート酸化膜3の上に不純物をドープしたシリコン膜4,タングステンシリサイド膜5,不純物を含むアモルファスシリコン膜6を順次堆積してパターニングし、3層構造のゲート電極を形成することにより、後工程の熱処理でアモルファスシリコン膜6からタングステンシリサイド膜5へ不純物を供給することができ、また、アモルファスシリコン膜6により露光時の反射を防いでパターニング精度を向上できる。
請求項(抜粋):
半導体基板上に形成した絶縁膜の上に不純物を含むシリコン膜,金属シリサイド膜および不純物を含むアモルファスシリコン膜を順次堆積して積層する工程と、前記アモルファスシリコン膜,金属シリサイド膜およびシリコン膜を選択的に順次エッチングして3層構造の電極又は配線を形成する工程と、熱工程により前記アモルファスシリコン膜中の不純物を前記金属シリサイド膜に拡散させる工程とを含むことを特徴とする半導体装置の製造方法。
IPC (4件):
H01L 29/78
, H01L 21/28 301
, H01L 21/3205
, H01L 21/336
FI (4件):
H01L 29/78 301 G
, H01L 21/28 301 D
, H01L 21/88 R
, H01L 29/78 301 P
前のページに戻る