特許
J-GLOBAL ID：200903081770113011
半導体集積回路の試験装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-062905
公開番号（公開出願番号）：特開平5-264669
出願日： 1992年03月19日
公開日（公表日）： 1993年10月12日
要約：
【要約】【目的】バーンインボード上の半導体集積回路に試験信号を印加する場合において、ボード上の全半導体集積回路に同時印加するモードと、分割して印加するモードを可能にする。【構成】ソケット配列の選択情報7を入力してセレクター動作信号2を出力するスキャンレジスター6と、セレクター動作信号2の状態によりセレクター信号3が出力端子5に順番に低レベルに設定されたり同時に低レベルに設定されるようにプログラムされたセレクター1と、セレクター信号の状態が低レベルの時のみスキャン信号を出力させる論理回路8を設ける。【効果】バーンインボード上の半導体集積回路毎に試験信号を印加し試験する場合と、一括同時に印加する場合の両方が可能になる。
請求項（抜粋）：
ある温度環境下において、被試験半導体集積回路の良/不良が判定可能な試験装置で、バーンインボード上の被試験半導体集積回路をある一定の数量毎に選択するようにスキャン信号を印加する場合と、一括同時にスキャン信号を印加する場合の両モードを可能にした回路を有することを特徴とした半導体集積回路の試験装置。
IPC (2件)：
前のページに戻る
