特許

J-GLOBAL ID：200903081797349688

半導体装置およびその製造方法

発明者： 上島 正弘
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2002-253094
公開番号（公開出願番号）：特開2004-095745
出願日： 2002年08月30日
公開日（公表日）： 2004年03月25日
要約：

【課題】ワード線(ゲート電極)の低抵抗化、接合リークの抑制、ゲート絶縁膜の耐圧確保を図り、実効チャネル長を延ばすことで短チャネル効果を抑制しトランジスタ特性の安定化を図る。【解決手段】半導体基板11と、半導体基板11に形成された溝14と、溝14の底部の半導体基板11に形成されたチャネル拡散層15と、溝14内にゲート絶縁膜16を介して埋め込まれたワード線(ゲート電極)18と、ワード線18上部の溝14側壁側に形成した溝部183と、溝部183内を埋め込みワード線18上の溝14の側壁に形成したサイドウォール絶縁膜20と、溝14側壁の半導体基板11表面側に形成された拡散層19と、サイドウォール絶縁膜20の底部よりも高い位置でワード線18上層に形成されたシリサイド層21とを備えたものである。【選択図】 図1

請求項（抜粋）：

半導体基板と、 前記半導体基板に形成された溝と、 前記溝の底部の前記半導体基板に形成されたチャネル拡散層と、 前記溝内にゲート絶縁膜を介して埋め込まれたゲート電極と、 前記ゲート電極上部の前記溝側壁側に形成した溝部と、 前記溝部内を埋め込み前記ゲート電極上の前記溝の側壁に形成したサイドウォール絶縁膜と、 前記溝側壁の前記半導体基板表面側に形成された拡散層と、 前記サイドウォール絶縁膜の底部よりも高い位置で前記ゲート電極上層に形成されたシリサイド層と を備えたことを特徴とする半導体装置。

IPC (5件)：

H01L21/8242 ,  H01L21/8234 ,  H01L27/088 ,  H01L27/10 ,  H01L27/108

FI (6件)：

H01L27/10 671B ,  H01L27/10 461 ,  H01L27/10 481 ,  H01L27/10 681A ,  H01L27/10 621C ,  H01L27/08 102C

Fターム (43件)：

5F048AB01 ,  5F048AC01 ,  5F048BA01 ,  5F048BB06 ,  5F048BB11 ,  5F048BD04 ,  5F048BE03 ,  5F048BE06 ,  5F048BF16 ,  5F048BG01 ,  5F048BG13 ,  5F048DA27 ,  5F083AD04 ,  5F083AD24 ,  5F083AD48 ,  5F083AD49 ,  5F083GA02 ,  5F083GA06 ,  5F083GA24 ,  5F083GA27 ,  5F083JA14 ,  5F083JA35 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA53 ,  5F083KA01 ,  5F083KA05 ,  5F083MA02 ,  5F083MA06 ,  5F083MA18 ,  5F083MA19 ,  5F083MA20 ,  5F083NA01 ,  5F083PR06 ,  5F083PR10 ,  5F083PR39 ,  5F083PR40 ,  5F083ZA04 ,  5F083ZA05 ,  5F083ZA06 ,  5F083ZA07 ,  5F083ZA08