特許
J-GLOBAL ID:200903081798297169

入力保護回路

発明者:
出願人/特許権者:
代理人 (1件): 西野 卓嗣
公報種別:公開公報
出願番号(国際出願番号):特願平5-146290
公開番号(公開出願番号):特開平7-022579
出願日: 1993年06月17日
公開日(公表日): 1995年01月24日
要約:
【要約】【目的】 入力保護抵抗の耐圧を高くする。【構成】 N型の半導体基板10の表面領域にP型の拡散層15が形成され、この拡散層15上に酸化膜16を介して抵抗体17が形成される。抵抗体17の一端には、入力端子を成すアルミニウム配線19が接続され、他端には、内部回路につながるアルミニウム配線20が接続される。このアルミニウム配線20と電源電位及び接地電位との間には、拡散領域11に形成されるMOSトランジスタが接続される。
請求項(抜粋):
入力端子と内部回路との間に保護抵抗が直列に接続され、この保護抵抗の一端に保護トランジスタが接続される入力保護回路において、一導電型の半導体基板の表面領域に電気的に独立して島状に形成された逆導電型の不純物領域と、この不純物領域と対応して上記半導体基板上に絶縁膜を介して形成される抵抗体と、この抵抗体の一端に接続されて上記入力端子に連続する第1の導電線と、上記抵抗体の他端に接続されて上記内部回路につながる第2の導電線と、上記半導体基板の表面領域に形成され、一方が上記第1あるいは第2の導電線に接続されて他方が電源電位あるいは接地電位に接続される少なくとも一対のソース/ドレイン領域と、これらソース/ドレイン領域の間に跨って上記半導体基板上に形成されて一定の電位が与えられる少なくとも1つのゲート電極と、を備えることを特徴とする入力保護回路。
IPC (2件):
H01L 27/04 ,  H01L 21/822

前のページに戻る