特許
J-GLOBAL ID：200903081817127253
メモリ制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
清水 守 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-209247
公開番号（公開出願番号）：特開平6-059972
出願日： 1992年08月05日
公開日（公表日）： 1994年03月04日
要約：
【要約】【目的】 命令をアクセスするアドレス中にデータをアクセスするアドレスが存在する場合においても、アドレス信号の連続性を維持してインターリーブの効果を発揮することができるメモリ制御装置を提供する。【構成】 メモリ制御装置において、アドレス信号及びデータ信号を入出力するバスマスタ装置21と、アドレスの下位ビットをそれぞれ異なる値で固定した命令コードを含む複数個の命令メモリ200と、データ領域を含むデータメモリ300と、バスマスタ装置21のアドレス信号に基づいて命令コードとデータ領域とを選別する選別手段6と、アドレス信号及び選別手段6に基づいて命令メモリ200を選択し、次のサイクルにおける予想アドレスによって読み出しアクセスを行うメモリ制御部5とからなり、命令メモリ200は、データメモリ300のアクセス時には予想アドレスを維持する。
請求項（抜粋）：
(a)アドレス信号及びデータ信号を入出力するバスマスタと、(b)アドレスの下位ビットをそれぞれ異なる値で固定した命令コードを含む複数個の命令メモリと、(c)データ領域を含むデータメモリと、(d)前記バスマスタのアドレス信号に基づいて前記命令コードと前記データ領域とを選別する選別手段と、(e)前記バスマスタのアドレス信号及び前記選別手段に基づいて前記命令メモリを選択し、次のサイクルにおける予想アドレスによって読み出しアクセスを行うメモリ制御部とからなり、(f)前記命令メモリは、前記データメモリのアクセス時には予想アドレスを維持することを特徴とするメモリ制御装置。
引用特許：
前のページに戻る
