特許

J-GLOBAL ID：200903081817880083

半導体集積回路装置およびその製造方法

発明者： 浅野 勇 ,  飯島 晋平 ,  吉田 誠 ,  熊内 隆宏 ,  早川 崇 ,  大角 正紀
出願人/特許権者： 株式会社日立製作所 ,  日本テキサス・インスツルメンツ株式会社
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平8-335256
公開番号（公開出願番号）：特開平10-173151
出願日： 1996年12月16日
公開日（公表日）： 1998年06月26日
要約：

【要約】【課題】 配線を接続するための接続孔の加工精度を向上し、また、半導体基板へのメタル拡散を抑えてDRAMの信頼度を向上することのできる技術を提供する。【解決手段】 周辺回路部のnチャネル型MISFETQsのn型半導体領域6上の絶縁層およびビット線を構成するWSix 膜17上の絶縁層に第4のコンタクトホール31a,31bをそれぞれ形成し、情報蓄積用容量素子のプレート電極を構成するTiN膜28上の絶縁層に、第4のコンタクトホール31a,31bとは異なる製造工程において、スルーホール36cを形成する。

請求項（抜粋）：

上部電極と下部電極との間に誘電体膜が配置された情報蓄積用容量素子を備えたメモリセルを有する半導体集積回路装置であって、半導体基板上の絶縁層に形成された第1の接続孔を通して第1層目の配線が前記半導体基板に接続され、前記情報蓄積用容量素子の前記上部電極上の絶縁層に形成された第2の接続孔を通して第2層目の配線または第2層目より上層の配線が前記上部電極に接続されていることを特徴とする半導体集積回路装置。

IPC (2件)：

H01L 27/108 ,  H01L 21/8242

FI (2件)：

H01L 27/10 681 F ,  H01L 27/10 621 C