特許
J-GLOBAL ID：200903081824288149
不揮発性半導体記憶装置およびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-279155
公開番号（公開出願番号）：特開平9-129755
出願日： 1995年10月26日
公開日（公表日）： 1997年05月16日
要約：
【要約】【課題】 高エネルギー電子がゲート電極方向に注入されやすくなる不揮発性半導体記憶装置を提供する。【解決手段】 p型シリコン基板1の表面のn+ ドレイン拡散領域13に接し、かつその周囲を覆うようにn型領域14が形成されている。n型領域14に接し、かつその周囲を覆うようにp+ 不純物領域15が形成されている。このn+ ドレイン拡散領域13とn型領域14とp+ 不純物領域15とは、フローティングゲート電極4の真下に位置する領域にまで延在している。
請求項（抜粋）：
データを電気的に消去および書込可能な不揮発性半導体記憶装置であって、主表面を有する第1導電型の半導体基板と、前記半導体基板の主表面上に第1の絶縁膜を介在して形成された電荷蓄積電極層と、前記電荷蓄積電極層上に第2の絶縁膜を介在して形成された制御電極層と、前記電荷蓄積電極層の下に位置する前記半導体基板の領域を挟むように前記半導体基板の主表面に形成された第2導電型の1対のソース/ドレイン領域とを備え、前記ドレイン領域は、前記電荷蓄積電極層真下に位置する前記半導体基板の領域にまで延在しており、さらに、前記電荷蓄積電極層真下に位置する前記半導体基板の主表面において前記ドレイン領域に接するように形成され、かつ前記ドレイン領域の不純物濃度より小さい不純物濃度を有する第2導電型の第1不純物領域と、前記電荷蓄積電極層真下に位置する前記半導体基板の主表面において、前記ソース領域と所定の距離を隔てて前記第1不純物領域に接し、かつ前記半導体基板の不純物濃度より大きい不純物濃度を有する第1導電型の第2不純物領域とを備えた、不揮発性半導体記憶装置。
IPC (4件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
H01L 29/78 371
, H01L 27/10 434
