特許

J-GLOBAL ID：200903081847923208

SOI集積回路用ESD保護素子

発明者： ▲高▼村 孝士
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 上柳 雅誉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-285324
公開番号（公開出願番号）：特開2002-094011
出願日： 2000年09月20日
公開日（公表日）： 2002年03月29日
要約：

【要約】【課題】耐圧の制御がし易くESD耐量が大きくとれ、寄生容量を低減した高速応答性のSOI集積回路用ESD保護素子を提供する。【解決手段】SOI集積回路への耐量を超えた印加電流を逃がすため絶縁膜上のシリコン単結晶膜に構成された保護素子を示している。入力端子(入力ピン)INから入力バッファを介する内部ロジック回路ILGCへの任意の信号の伝達経路途中においてアルミニウム配線10がP型の半導体領域12とショットキーコンタクト部11を形成している。さらに、半導体領域12は、ショットキーコンタクト部11と適当な離間距離をとってショットキーコンタクト部13が設けられている。ショットキーコンタクト部13は例えば基準電位(接地電位GND)に繋がるアルミニウム配線14でなる。

請求項（抜粋）：

SOI集積回路への耐量を超えた印加電流を逃がすため絶縁膜上のシリコン単結晶膜に構成された保護素子であって、前記シリコン単結晶膜に所定濃度の不純物が導入された半導体領域と、内部回路への任意の信号の伝達経路途中に配線接続され、前記半導体領域との第1のショットキーコンタクト部と、前記第1のショットキーコンタクト部と離間し、かつ所定の電位に配線接続される前記半導体領域との第2のショットキーコンタクト部と、を具備したことを特徴とするSOI集積回路用ESD保護素子。

IPC (5件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 23/60 ,  H01L 27/12 ,  H01L 29/872

FI (4件)：

H01L 27/12 K ,  H01L 27/04 H ,  H01L 23/56 B ,  H01L 29/48 F

Fターム (12件)：

4M104AA01 ,  4M104AA09 ,  4M104BB02 ,  4M104BB28 ,  4M104CC03 ,  4M104FF11 ,  4M104GG03 ,  4M104HH20 ,  5F038BH01 ,  5F038BH13 ,  5F038EZ06 ,  5F038EZ20