特許
J-GLOBAL ID：200903081860986448
二重系電子連動装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
曾我 道照 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-190718
公開番号（公開出願番号）：特開平10-035495
出願日： 1996年07月19日
公開日（公表日）： 1998年02月10日
要約：
【要約】【課題】 二重系電子連動装置の連動処理を行うバス同期の2重系構成の処理部において、2つのCPU間のデータ照合において起動・停止機能を設けることにより、電子連動装置の処理速度及び稼動率向上と試験の容易化をはかることを目的とする。【解決手段】 第1のCPU7及び第2のCPU13に対して同一の入力情報で同一の処理を行わせ、その時の処理結果である各データの照合を行ってデータ一致か否かを判断するデータ照合回路16と、データ照合時に第1のCPU7及び第2のCPU13の処理を待機させ、データ照合手段によるデータ一致判断時に、第1のCPU7及び第2のCPU13の待機状態を解除するウエイト回路19,、21と、データ一致判断時に、第1のCPU7及び第2のCPU13へリセット信号を出力するリセット回路とを備えている。
請求項（抜粋）：
第1及び第2の演算処理装置(以下CPUと記す)に対して、同一の入力情報で同一の処理を必要に応じて行わせ、その時の処理結果である各データの照合を行ってデータ一致か否かを判断するデータ照合手段と、データ不一致判断時に、前記第1及び第2のCPUへリセット信号を出力するリセット手段とを備えたことを特徴とする二重系電子連動装置。
IPC (2件)：
FI (2件)：
引用特許：
前のページに戻る
