特許
J-GLOBAL ID：200903081868085490
入力バッファ
発明者：
出願人/特許権者：
代理人 (1件)：
渡辺 望稔 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-344282
公開番号（公開出願番号）：特開平6-197007
出願日： 1992年12月24日
公開日（公表日）： 1994年07月15日
要約：
【要約】【目的】ゲートアレイやスタンダードセルなどのASICにおける自動配置配線後の遅延保障を容易に行うことができる入力バッファの提供。【構成】入力パッド(12)と、内部回路への接続端に設けられる、この内部回路の駆動能力を保障する駆動能力保障用バッファ(16)と、入力パッドと駆動能力保障用バッファとの間に設けられる、例えば複数の小型バッファ(14)、または小型インバータ(22)または小抵抗ブロック(32)などの可変遅延要素と、この可変遅延要素を所要の遅延時間に応じて選択する選択手段(18)とを有し、入力パッド(12)への入力信号の前記遅延時間を内部回路の自動配置配線に応じて調整する入力バッファ。
請求項（抜粋）：
入力パッドと、内部回路への接続端に設けられる、この内部回路の駆動能力を保障する駆動能力保障用バッファと、前記入力パッドと駆動能力保障用バッファとの間に設けられる可変遅延要素と、この可変遅延要素を所要の遅延時間に応じて選択する選択手段とを有し、前記入力パッドへの入力信号の前記遅延時間を前記内部回路の自動配置配線に応じて調整することを特徴とする入力バッファ。
IPC (3件)：
H03K 19/173
, H03K 5/13
, H03K 19/0175
