特許

J-GLOBAL ID：200903081889211801

半導体回路

発明者： 田中 健志
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-248657
公開番号（公開出願番号）：特開2003-057312
出願日： 2001年08月20日
公開日（公表日）： 2003年02月26日
要約：

【要約】【課題】 スクリーニング効果の高い静止電源電流測定を行なうことが可能な半導体回路を提供する。【解決手段】 CMOS回路1Aは、CMOS回路装置100で仕様上の動作をする通常回路領域5と、通常回路領域5で論理の不具合により回路が正常に動作しない場合に修復のために利用するテスト回路領域10Aとから構成されている。通常回路領域5には、通常セル6が設けられており、テスト回路領域10Aには、CMOSインバータを備えるリペアセル11が設けられている。 通常セル6は、電源用パッドVddAおよびグラウンド用パッドGNDおよびGND’に接続されている。また、通常セル6の入力側は、入力用パッド7に接続されており、出力側は、出力用パッド8に接続されている。リペアセル11は、電源用パッドVddBおよびグラウンド用パッドGNDおよびGND’に接続されている。また、リペアセル11の入力側は、電源用パッドVddBに接続されており、出力側は、出力用パッド13に接続されている。

請求項（抜粋）：

半導体チップに形成され、第1電源ラインと接地ラインとに接続されているCMOS論理回路をテストするための半導体回路であって、上記半導体チップに形成され、上記第1電源ラインと異なる第2電源ラインと上記接地ラインとに接続され、且つ、上記第1電源ラインとは切り離されているCMOSセルを備える半導体回路。

IPC (3件)：

G01R 31/28 ,  H01L 21/822 ,  H01L 27/04

FI (2件)：

G01R 31/28 V ,  H01L 27/04 T

Fターム (10件)：

2G132AA01 ,  2G132AB03 ,  2G132AC03 ,  2G132AD01 ,  2G132AK07 ,  2G132AL11 ,  5F038DT04 ,  5F038DT10 ,  5F038DT12 ,  5F038EZ20