特許

J-GLOBAL ID：200903081893444209

半導体装置の製造方法

発明者： 杉田 義博
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平6-218530
公開番号（公開出願番号）：特開平8-083794
出願日： 1994年09月13日
公開日（公表日）： 1996年03月26日
要約：

【要約】【目的】 本発明は、LOCOS(選択酸化法)による酸化の工程やイオン注入の工程を経て作成される半導体装置の製造方法に関し、LOCOSによる酸化の工程やイオン注入の工程を経た半導体基板内に生じる格子間Si原子を低減し、或いは発生を抑制する。【構成】 シリコン基板23上にボロンを含有するバッファ絶縁膜24を形成する工程と、バッファ絶縁膜24上に耐熱酸化性膜25を形成する工程と、耐熱酸化性膜25をパターニングし、耐熱酸化マスク25を形成する工程と、耐熱酸化マスク25に基づいてシリコン基板23を選択的に酸化し、フィールド絶縁膜26を形成する工程とを有する。

請求項（抜粋）：

シリコン基板上にボロンを含有するバッファ絶縁膜を形成する工程と、前記バッファ絶縁膜上に耐熱酸化性膜を形成する工程と、前記耐熱酸化性膜をパターニングし、耐熱酸化マスクを形成する工程と、前記耐熱酸化マスクに基づいて前記シリコン基板を選択的に酸化し、フィールド絶縁膜を形成する工程とを有する半導体装置の製造方法。

IPC (3件)：

H01L 21/316 ,  H01L 21/762 ,  H01L 29/78

FI (3件)：

H01L 21/94 A ,  H01L 21/76 D ,  H01L 29/78 301 R