特許

J-GLOBAL ID：200903081898700211

IC試験装置

発明者： 福崎 正 ,  片渕 清伸 ,  磯野 整
出願人/特許権者： 日立電子エンジニアリング株式会社
代理人 (1件)： 飯塚 義仁
公報種別：公開公報
出願番号（国際出願番号）：特願平3-311574
公開番号（公開出願番号）：特開平5-126914
出願日： 1991年10月31日
公開日（公表日）： 1993年05月25日
要約：

【要約】【目的】 高価で高速読み出し可能なSRAMで構成されたパターンメモリ自身の容量を増大させることなく、ゲート規模の膨大なICに対しても容易に試験用バターンデータを発生することができるようにする。【構成】 パターン発生手段は、被測定ICの試験信号を作成するための基準となるパターンデータを一時的に記憶しているパターンメモリからデータを順次読み出すことによって所望のパターンデータを発生する。パターンデータ補助格納手段は、パターンメモリの記憶可能な数よりも多くの種類のパターンデータを格納している。従って、被測定ICが変更され、この被測定ICに対応したパターンデータがパターン発生手段内部に存在しない場合でも、転送制御手段がこのパターンデータ補助格納手段に格納されているパターンデータの中からその被測定ICに対応したパターンデータをパターンメモリに転送するので、パターン発生手段はその被測定ICに対応したパターンデータを発生することが可能となる。

請求項（抜粋）：

被測定ICの試験信号を作成するための基準となるパターンデータを一時的に記憶しているパターンメモリからデータを順次読み出すことによって所望のパターンデータを発生するパターン発生手段と、前記パターンメモリの記憶可能な数よりも多くの種類のパターンデータを格納しているパターンデータ補助格納手段と、このパターンデータ補助格納手段に格納されている前記パターンデータの中から前記被測定ICに対応したパターンデータを前記パターンメモリに転送する転送制御手段とを有することを特徴とするIC試験装置。

引用特許：

審査官引用 (3件)

• 特開平2-284077
  
• 特開昭58-075078
  
• 特開平1-240879