特許

J-GLOBAL ID：200903081931043094

基準電圧生成回路

発明者： 土屋 主税 ,  石川 勝哉 ,  片ヶ瀬 康英
出願人/特許権者： 富士通株式会社
代理人 (1件)： 松本 眞吉
公報種別：公開公報
出願番号（国際出願番号）：特願平6-338542
公開番号（公開出願番号）：特開平8-185236
出願日： 1994年12月29日
公開日（公表日）： 1996年07月16日
要約：

【要約】【目的】電源電圧を1V以下にする。【構成】NPNトランジスタQN2のベース・エミッタ間の電圧の温度ドリフト係数は負の定数となり、NPNトランジスタQN1及びQN2のコレクタ間電圧V1-V2の温度ドリフト係数は正の定数となる。V1-V2に比例した電流ΔIを差動増幅回路30で生成してNPN型トランジスタQN5のベースに供給する。電流ΔIは絶対温度Tに比例し、Tが上昇すると、NPNトランジスタQN5のコレクタ電流の増分はTの増分に比例し、その分、抵抗R7に流れる電流I4が減少し、これにより、基準電圧VREFの温度ドリフト係数を殆ど0にすることができる。NPN型トランジスタQN2の飽和電圧は、0.1V程度にすることができ、抵抗R12の端子間電圧は0.1V程度にすることができ、負荷トランジスタQP1の端子間電圧は0.5V程度にすることができる。

請求項（抜粋）：

第1NPNトランジスタのエミッタが第1抵抗を介して第1電源供給線に接続され、飽和電流が該第1NPNトランジスタのそれより小さい第2NPNトランジスタのエミッタが該第1電源供給線に接続され、該第1及び第2のNPNトランジスタのベースが互いに短絡され、該第1及び第2のNPNトランジスタのコレクタがそれぞれ第2及び第3の抵抗を介して負荷トランジスタの一端に接続され、該負荷トランジスタの他端が該第1電源供給線より高い電位の第2電源供給線に接続された温度ドリフト検出回路と、第3トランジスタの一端が該第1電源供給線に接続され、該第3トランジスタの他端が、定電流源を介して該第2電源供給線に接続され且つ第4抵抗の一端に接続された温度ドリフト補正回路と、該第1及び第2のNPN型トランジスタのコレクタ間の電圧に比例した電流を該第3トランジスタの制御入力端に供給する差動増幅回路と、を有し、該第1及び第2の抵抗の値は、該第1及び第2のNPN型トランジスタに流れる電流が互いに略等しくなるように定められ、該第1及び第2のNPNトランジスタのベースが該第3トランジスタの該他端に接続され、該第4抵抗の他端が基準電圧出力端とされることを特徴とする基準電圧生成回路。