特許
J-GLOBAL ID:200903081935207172
不揮発性記憶装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
玉村 静世
公報種別:公開公報
出願番号(国際出願番号):特願2004-376486
公開番号(公開出願番号):特開2006-185483
出願日: 2004年12月27日
公開日(公表日): 2006年07月13日
要約:
【課題】 不揮発性メモリセルの閾値電圧を遷移させる処理時間を短縮し、目的とする閾値電圧分布からの飛び出し不良率を低減する。【解決手段】 不揮発性記憶装置は、メモリアレイと制御回路を有し、メモリアレイは、電気的に閾値電圧を変更可能にされる複数のメモリトランジスタを有し、制御回路は、閾値電圧の変更によって1個のメモリセルトランジスタに4値以上の論理値を記憶可能とする。制御回路は、メモリセルトランジスタの閾値電圧を初期分布から目的の閾値電圧分布に変更するとき、変更対象とされる全てのメモリセルトランジスタについて、初期分布側から目的の閾値電圧分布に至るまで順次閾値電圧分布単位で閾値電圧を遷移させ、閾値電圧を遷移させるときメモリセルトランジスタのワード線に印加する書き込み電圧のパルス幅と電圧レベルとの積が最初のパルス印加で最大になるように制御する。【選択図】 図16
請求項(抜粋):
メモリアレイと制御回路を有し、
前記メモリアレイは、電気的に閾値電圧を変更可能にされる複数のメモリトランジスタを有し、
前記制御回路は、閾値電圧の変更によって1個の前記メモリセルトランジスタに4値以上の論理値を記憶可能とし、
前記制御回路は、前記メモリセルトランジスタの閾値電圧を初期分布から目的の閾値電圧分布に変更するとき、変更対象とされる全ての前記メモリセルトランジスタについて、初期分布側から目的の閾値電圧分布に至るまで順次閾値電圧分布単位で閾値電圧を遷移させると共に、閾値電圧を遷移させるときメモリセルトランジスタのワード線に印加する書き込み電圧のパルス幅と電圧レベルとの積が最初のパルス印加で最大になるように制御する不揮発性記憶装置。
IPC (1件):
FI (2件):
G11C17/00 611E
, G11C17/00 641
Fターム (9件):
5B125BA01
, 5B125BA19
, 5B125CA01
, 5B125DB08
, 5B125DB12
, 5B125DB13
, 5B125DC03
, 5B125FA02
, 5B125FA05
引用特許:
前のページに戻る