特許
J-GLOBAL ID：200903081942211606
半導体装置の製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平10-292047
公開番号（公開出願番号）：特開2000-124162
出願日： 1998年10月14日
公開日（公表日）： 2000年04月28日
要約：
【要約】【課題】 チップを外力から保護するための補強板を、容易にチップに取り付け可能とする。【解決手段】 半導体基板(ウエハ1)に集積回路を形成する第1の工程と、この第1の工程の後に上記半導体基板(ウエハ1)の裏面側を薄層化する第2の工程と、この第2の工程の後に上記薄層化された半導体基板(ウエハ1)の裏面にこの裏面全域を覆う大きさを有しかつ外部より加わった力から上記集積回路を保護する補強板3を貼付する第3の工程と、この第3の工程の後に上記半導体基板(ウエハ1)および上記補強板3を同時に切断することにより上記半導体基板(ウエハ1)を複数の集積回路チップ(ICチップ6)に分割する第4の工程とを有するものである。
請求項（抜粋）：
半導体基板に集積回路を形成する第1の工程と、この第1の工程の後に前記半導体基板の裏面側を薄層化する第2の工程と、この第2の工程の後に前記薄層化された半導体基板の裏面にこの裏面全域を覆う大きさを有しかつ外部より加わった力から前記集積回路を保護する補強板を貼付する第3の工程と、この第3の工程の後に前記半導体基板および前記補強板を同時に切断することにより前記半導体基板を複数の集積回路チップに分割する第4の工程とを有することを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/301
, G06K 19/077
, H01L 21/00
H01L 21/78 M
, H01L 21/00
, G06K 19/00 K
5B035AA04
, 5B035AA08
, 5B035BB09
, 5B035CA03
