特許
J-GLOBAL ID：200903081945730469
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-192146
公開番号（公開出願番号）：特開平10-041403
出願日： 1996年07月22日
公開日（公表日）： 1998年02月13日
要約：
【要約】【課題】MOS容量素子の容量値が印加電圧によっての変化しないような構造と製造方法を提供する。【解決手段】MOSキャパシタの第1のゲート電極6の幅L1を、第1のN+拡散層8の横方向広がり長さΔX1の2倍よりも小さくする。第1のゲート電極6の直下は全て高濃度不純物層となり、MOSキャパシタの容量は印加される電圧に対して一定値となる。第1のN+拡散層8を形成する工程はMOSトランジスタのソース・ドレインとなる第2のN+拡散層9の形成工程より前に実施し、第1のN+拡散層6を形成する工程によってMOSトランジスタの特性に影響を与えない。
請求項（抜粋）：
第1導電型半導体基板表面に形成された逆導電型の第1の拡散層と、前記第1の拡散層上に形成された絶縁膜と、前記絶縁膜上に形成された導体層からなる電極とによって構成される容量素子を含む半導体装置において、前記電極の幅が前記電極下部以外の前記半導体基板表面に導入された不純物がその後の熱処理によって前記電極直下へ横方向拡散した長さの2倍より狭いことを特徴とする半導体装置。
IPC (6件)：
H01L 21/8234
, H01L 27/06
, H01L 21/265
, H01L 27/04
, H01L 21/822
, H01L 29/94
H01L 27/06 102 A
, H01L 29/94 C
, H01L 21/265 A
, H01L 27/04 C
