特許
J-GLOBAL ID：200903081952701555
機密保護回路と半導体集積回路装置並びに情報処理システム
発明者：
出願人/特許権者：
代理人 (1件)：
特許業務法人第一国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2003-281684
公開番号（公開出願番号）：特開2004-157987
出願日： 2003年07月29日
公開日（公表日）： 2004年06月03日
要約：
【課題】 システムを正常に動作させるための設定や条件の解析を非常に困難にすることが可能な機密保護回路と半導体集積回路装置並びに情報処理システムの提供。【解決手段】 機密保護回路は、パルス入力端子56と、チャージポンプ回路51と、基準電圧発生回路54と、比較回路53と、ラッチ回路55と、鍵情報出力端子57とを備える。比較回路53が基準電圧発生回路54から出力される基準電圧とチャージポンプ回路51から出力される電圧とを比較し、かつ、一致した時に禁止状態を解除するための一致検出信号を出力する。ラッチ回路55が比較回路53から出力された比較結果から得られるディジタル値を保持すると共に、出力する。鍵情報出力端子57がそのディジタル値を次段に伝える。【選択図】 図10
請求項（抜粋）：
第1の定電流源から得られる電流の電流値によって定まる発振周波数のパルスを発生するリングオシレータ型発振回路と、第2の定電流源から得られる電流の電流値によって定まる時間のみパルスを通過させるパルス通過回路と、前記パルス通過回路を通過したパルスの数を計測するカウンタ回路と、予め定められた所定の値を保持するデータ保持部と、前記カウンタ回路で計測したパルス数の値と前記データ保持部に保持した所定の値とを比較し、かつ、一致した時に禁止状態を解除するための一致検出信号を出力する比較回路とを備えたことを特徴とする機密保護回路。
IPC (1件)：
FI (1件)：
Fターム (4件)：
5B017AA01
, 5B017BA05
, 5B017CA14
, 5B017CA16
