特許
J-GLOBAL ID：200903081962788853
画像符号化装置
発明者：
出願人/特許権者：
代理人 (1件)：
後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-262947
公開番号（公開出願番号）：特開平10-108199
出願日： 1996年10月03日
公開日（公表日）： 1998年04月24日
要約：
【要約】【課題】 複数LSI構成による画像符号化装置の、各LSIの規模と部品点数とを削減する。【解決手段】 画像入力部3、画像出力部8、動き探索部4、画素数値演算部5、可変長符号化部6、符号出力部7の各々が、フレームメモリ制御部9とホストインターフェース部2に直接またはバッファを介して接続される。フレームメモリ10は時分割データ転送で各部とのデータ授受を行い、また、制御プロセッサ1は、各部の参照設定を一元管理する。この構成により、処理部全体20を集積回路化する。
請求項（抜粋）：
フレーム間画像予測符号化を実行する装置であって、画像入力部と、動き探索部と、直交変換(DCT)、量子化、逆量子化、及び逆直交変換(IDCT)を実行する画素数値演算部と、可変長符号化部と、符号出力部と、フレームメモリと、前記フレームメモリに接続されるフレームメモリ制御部と、制御プロセッサと、前記制御プロセッサに接続されるホストインターフェース部とを備え、前記画像入力部と、前記動き探索部と、前記画素数値演算部と、前記可変長符号化部と、前記符号出力部とは、前記フレームメモリ制御部に各々独立のバッファメモリを介して接続され、前記フレームメモリとの間で時分割データ転送を実行し、また、前記画像入力部と、前記動き探索部と、前記画素数値演算部と、前記可変長符号化部と、前記フレームメモリ制御部とは、前記ホストインターフェース部に接続され、前記制御プロセッサによって参照設定を受けるレジスタ群を有することを特徴とする画像符号化装置。
IPC (3件)：
H04N 7/32
, H03M 7/30
, H04N 7/30
H04N 7/137 Z
, H03M 7/30 Z
, H04N 7/133 Z
