特許

J-GLOBAL ID：200903081966047548

クロック生成回路

発明者： 川上 康 ,  秋山 正博 ,  兼山 文泰
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平5-198646
公開番号（公開出願番号）：特開平7-058604
出願日： 1993年08月10日
公開日（公表日）： 1995年03月03日
要約：

【要約】【目的】 クロック生成回路において、出力電圧の波形が歪み、そのデューティー比が50%よりずれるという問題点を解決し、より高い周波数で、かつデューティー比が改善されたクロック信号を生成する。【構成】 パルスアンプ27の出力電圧から、フィードバック用オペアンプ33で制御信号S34を作る。その制御信号S34をパルスアンプ23の制御信号の入力端子に入力することによって、パルスアンプ27の出力電圧の波形のデューティー比が50%になるように、そのパルスアンプ23の論理閾値が制御される。

請求項（抜粋）：

デジタル信号を入力してその信号の波形整形を行う第1の波形整形手段と、前記第1の波形整形手段の出力信号を、基本繰り返し周期の1/2n(但し、nは整数)に相当する遅延時間だけ遅らせる遅延手段と、前記第1の波形整形手段の出力信号と前記遅延手段の出力信号との一致/不一致を検出する一致/不一致検出手段と、前記一致/不一致検出手段の出力信号に対して特定の周波数帯域の信号を通過させる帯域ろ波器と、前記帯域ろ波器の出力信号の波形整形を行う第2の波形整形手段とを、備えたクロック生成回路において、前記第1の波形整形手段は、制御信号によって変化する論理閾値に基づき、前記デジタル信号の波形整形を行う構成にし、かつ前記第2の波形整形手段の出力波形が一定のデューティー比になるように該第2の波形整形手段の出力信号を検知して制御信号を生成するフィードバック手段を、設けたことを特徴とするクロック生成回路。

IPC (2件)：

H03K 5/00 ,  H03K 5/1532

FI (2件)：

H03K 5/00 M ,  H03K 5/00 E

引用特許：

審査官引用 (2件)

• 特開昭63-219221
  
• 特開昭56-156053