特許
J-GLOBAL ID：200903081996563036
遅延ロック・ループ
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
山川 政樹 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願平7-521366
公開番号（公開出願番号）：特表平9-512966
出願日： 1995年02月09日
公開日（公表日）： 1997年12月22日
要約：
【要約】位相検出器がDLLの出力の位相を基準入力の位相と比較する遅延ロック・ループ(DLL)について説明する。位相比較器の出力は、位相比較器出力信号を経時時に積分するように機能する差動チャージ・ポンプを駆動する。チャージ・ポンプ出力は、位相比較器の出力が平均で50%の時間だけハイになるようにDLL出力の位相を調整する無限範囲を有するフェーズ・シフタを制御する。DLLが、位相検出器の出力が平均で50%の時間だけハイになるまでフェーズ・シフタを調整するので、DLL出力クロックの入力基準クロックとの関係は、使用される位相検出器のタイプにしか依存しない。たとえば、データ受信機をDLL中の位相検出器として使用するとき、DLLの出力はクロック信号であり、システム中の他の位置にあるデータ受信機に対するサンプリング・クロックとして使用することができ、温度、供給電圧、プロセス変動とは独立に任意選択の瞬間にデータをサンプリングするように調整される。代わりに、直交位相検出器を使用して、基準クロック信号入力に対する直交関係90°を有するクロック信号を生成することができる。これは、たとえばデータ伝送装置用に伝送クロックを生成するのにも使用できる。さらに、DLLは、ディザ・ジッタを最小限に抑え、同時に獲得時間を最小限に抑えるように制御される。また、デューティ・サイクル補正増幅器を使用して、所望のデューティ・サイクル、たとえば50%を有するDLL出力クロックが生成される。また、チャージ・ポンプへの入力が各位相平面象限で交互に反転され、有限制御電圧範囲を有する無限移相がイネーブルされる。
請求項（抜粋）：
入力信号との所定のタイミング関係で出力信号を生成する回路であって、 前記入力信号を受けるように結合され、その入力信号のデューティ・サイクルを所定のデューティ・サイクルに補正してデューティ・サイクル補正済み入力信号を生成するデューティ・サイクル補正増幅器と、 前記入力信号と前記出力信号を受けるように結合され、出力信号の位相が入力信号の位相よりも進んでいるか、遅れているかを示す出力信号を生成する位相検出器と、 位相検出器の出力を受けるように結合され、出力電流を生成するチャージ・ポンプと、 デューティ・サイクル補正済み入力信号、位相検出器からの出力信号、チャージ・ポンプからの出力電流を受けるように結合され、デューティ・サイクル補正済み入力信号の移相を位相検出器によって示される移相方向へ実行して出力信号を生成し、チャージ・ポンプの出力電流によって駆動されるフェーズ・シフタとを備え、 位相検出器の出力が平均して時間の50%だけ最初の状態の信号となるように、出力信号の位相が入力信号の位相の周りでディザすることを特徴とする回路。
IPC (2件)：
FI (2件)：
H03L 7/00 D
, G01R 31/28 P
