特許

J-GLOBAL ID：200903082011297716

半導体メモリ装置

発明者： 朴 燦石 ,  崔 英權 ,  李 東宰 ,  崔 都燦 ,  全 東守 ,  昔 容軾
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 高月 猛
公報種別：公開公報
出願番号（国際出願番号）：特願平4-298831
公開番号（公開出願番号）：特開平5-217372
出願日： 1992年11月09日
公開日（公表日）： 1993年08月27日
要約：

【要約】【目的】 低電力、高集積の半導体メモリ装置において、効率的な昇圧電圧の発生が可能で、メモリ装置の高集積化、高速化に適し、また消費電力を減少でき、そして昇圧電圧が安定、継続して供給できてメモリ装置の動作性能が向上するような電圧昇圧回路を提供する。【構成】 昇圧電圧を使用する回路に連結された昇圧電圧ノード180と、メモリ装置の電源接続期間の間、所定レベルの昇圧電圧Vppを発生する昇圧ステージ500と、Vppに応じて該Vppを昇圧電圧ノード180に伝送する伝送手段と、Vppを使用する回路から出力される信号に応じて、所定のレベルより降下したVppの電圧降下分を補償するアクティブキッカー600と、昇圧電圧ノード180の電圧状態を示す感知信号ΦDETを少なくとも昇圧ステージ500に帰還させる検出器700と、所定レベルより上昇したVppの電圧上昇分を降下させるクランパ800、900とを備えてなる。

請求項（抜粋）：

所定のパルス信号を出力する発振器を有する半導体メモリ装置において、半導体メモリ装置の初期電源接続状態で電源電圧に相応する第1電圧を発生し、半導体メモリ装置の活性化前又は活性化時に発振器から出力されるパルス信号の波形に応じて電源電圧を昇圧して第1電圧より高い第2電圧を発生する電圧昇圧回路を備えていることを特徴とする半導体メモリ装置。

引用特許：

審査官引用 (3件)

• 特開昭59-096596
  
• 特開平2-014560
  
• 特開昭63-004491