半導体記憶装置、その救済方法及びその試験方法

発明者：
出願人/特許権者：
代理人 (1件)：岡本啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平8-061487
公開番号（公開出願番号）：特開平9-251797
出願日： 1996年03月18日
公開日（公表日）： 1997年09月22日
要約：

【要約】【課題】半導体記憶装置に関し、ヒューズを実際に切断する前に、ヒューズ切断後の状態を仮に設定してメモリの救済やその試験を行うことにより試験時間の短縮化及びコストダウンを図る。【解決手段】メモリセル11と、セル11に生じた不良セルを救済する冗長回路12と、当該装置の電源投入を検出する検出回路13と、ヒューズ41を有し、検出回路13の信号S1を受けてヒューズ41の切断前に電圧VAを出力し、ヒューズ41の切断後には電圧VBを出力するプログラム回路14と、信号S1を受けてヒューズ41の切断前に電圧VBを出力する電圧生成回路15と、ヒューズ切断後の電圧VB又はヒューズの切断前の電圧VBのいずれかを選択する選択回路16と、ヒューズ切断前の電圧VBに従って不良セルを冗長回路12と置き換えるように選択回路16を制御する制御回路17とを備えている。

請求項（抜粋）：

冗長回路を備えたメモリと、ヒューズを備えたヒューズ回路と、当該装置の電源投入を検出して前記ヒューズ回路のヒューズを切断したときの信号レベルと同一レベルの信号を出力する検出回路と、前記検出回路の出力又は前記ヒューズ回路の出力のいずれかを選択して前記メモリに出力し該メモリに生じた不良セルを前記冗長回路と置き換える選択回路と、前記ヒューズの切断後はヒューズ回路の出力を選択し、ヒューズ切断前は前記検出回路の出力を選択するように前記選択回路を制御する制御回路とを備えていることを特徴とする半導体記憶装置。

IPC (3件)：

G11C 29/00 301 , G11C 29/00 303 , G11C 11/413

FI (3件)：

G11C 29/00 301 B , G11C 29/00 303 A , G11C 11/34 341 C

引用特許：

審査官引用 (4件)

特開昭62-293598
特開平4-216398
特開昭62-293598

全件表示

前のページに戻る