特許

J-GLOBAL ID：200903082041864984

故障無瞬断切り替え装置

発明者： 黒川 顕一 ,  大滝 和宏
出願人/特許権者： 日本電気エンジニアリング株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-024095
公開番号（公開出願番号）：特開平10-224268
出願日： 1997年02月06日
公開日（公表日）： 1998年08月21日
要約：

【要約】【課題】 バッファメモリーに障害が発生した場合にも対応できる故障無瞬断切り替え装置を得る。【解決手段】 可変メモリー8,9は可変遅延線路を構成し、伝送路3,4で発生した位相差を打ち消すだけの位相差を与えることにより、可変メモリー8,9の出力では位相が一致した信号が得られる。この信号はエラー検出部12,13でエラーを検出され、バッファメモリー10,11でエラーの検出時間分遅延される。エラー検出結果に基づいて切り替え制御部15は、どちらの伝送路3あるいは4を使用すべきかを判定し、セレクタ14を制御して伝送路3あるいは4を選択する。メモリーエラー検出部16,17は、バッファメモリー10,11における障害の発生を検出し、切り替え制御部15は障害が発生したバッファメモリー10あるいは11の出力を、セレクタ14が選択することのないように制御する。

請求項（抜粋）：

第1及び第2の伝送路を夫々介して伝送されてきた第1及び第2の伝送信号の位相同期をなす位相同期手段と、前記位相同期手段により位相同期した第1及び第2の伝送信号のエラー検出を夫々行う第1及び第2のエラー検出手段と、前記第1及び第2のエラー検出手段による遅延時間を夫々補正するための第1及び第2の遅延時間補正用メモリと、前記第1及び第2のエラー検出手段のエラー検出結果に応じて前記第1及び第2の遅延時間補正用メモリの出力を択一的に導出する選択手段とを含む故障無瞬断切り替え装置であって、前記第1及び第2の遅延時間補正用メモリの各障害を検出する第1及び第2の障害検出手段を含み、前記選択手段は、更に前記第1及び第2の障害検出手段の検出結果に応じて前記第1及び第2の遅延時間補正用メモリの出力を択一的に導出するよう構成したことを特徴とする故障無瞬断切り替え装置。