特許
J-GLOBAL ID：200903082045326758
サンプルホールド回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
金山 敏彦 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-135862
公開番号（公開出願番号）：特開平6-349294
出願日： 1993年06月07日
公開日（公表日）： 1994年12月22日
要約：
【要約】【構成】 MOSトランジスタ4、8、14、18を並列接続するアナログスイッチと、MOSトランジスタ7、9を並列接続し、このソース・ドレイン間を短絡する補償トランジスタとを備え、前記アナログスイッチの出力側に前記補償トランジスタの入力側を接続し、前記補償トランジスタの出力側に保持容量を接続し、前記MOSトランジスタ4、9、14のゲートに制御信号を入力する手段と、前記制御信号と逆相の信号を、前記MOSトランジスタ7、8、18のゲートに入力する手段とを備え、前記MOSトランジスタ4、7、14を等しい導電型とし、前記MOSトランジスタ8、9、18をこれと異なる導電型とし、前記MOSトランジスタ4、7、8、9、14、18の寸法を等しくする。【効果】 製造工程のばらつきに対し、十分安定にホールドステップを抑え、かつ、高速応答特性の優れたS/H回路の供給を可能とする。
請求項（抜粋）：
第一、第二、第三、第四のMOSトランジスタを並列接続するアナログスイッチと、第五、第六のMOSトランジスタを並列接続し、このソース・ドレイン間を短絡する補償トランジスタとを備え、前記アナログスイッチの出力側に前記補償トランジスタの入力側を接続し、前記補償トランジスタの出力側に保持容量を接続し、前記第一、第二、第六のMOSトランジスタのゲートに制御信号を入力する手段と、前記制御信号と逆相の信号を、前記第三、第四、第五のMOSトランジスタのゲートに入力する手段と、前記アナログスイッチの入力側から、アナログ信号を入力する際、前記制御信号により、前記アナログ信号をON状態とする手段とを備え、前記第一、第二、第五のMOSトランジスタを等しい導電型とし、前記第三、第四、第六のMOSトランジスタをこれと異なる導電型とし、前記第一、第二、第三、第四、第五、第六のMOSトランジスタの寸法を等しくする事を特徴とするサンプルホールド回路。
IPC (3件)：
G11C 27/02
, H03K 17/16
, H03K 17/687
