特許

J-GLOBAL ID：200903082053356712

デバッグ装置及びデバッグ方法

発明者： 前田 克也
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 稲垣 清
公報種別：公開公報
出願番号（国際出願番号）：特願平11-025921
公開番号（公開出願番号）：特開2000-222243
出願日： 1999年02月03日
公開日（公表日）： 2000年08月11日
要約：

【要約】【課題】 ステージ毎にフェッチアドレス情報を発生するPCを有しないコンピュータ装置に対してもデバッグ処理を円滑に行うことができるデバッグ装置及びデバッグ方法を提供する。【解決手段】 デバッグ装置は、パイプライン処理方式のコンピュータ装置に接続され、このコンピュータ装置からステージ処理のパイプライントレース情報を取得するトレース情報生成部110及びトレース情報格納領域111を備え、パイプライントレース情報に基づいてプログラム動作を検証する。このデバッグ装置は、順次に行われる一連のステージ処理で実行される命令に関する命令識別情報を、各パイプライントレース情報に対応して格納する命令識別情報管理手段(112、113)を有している。

請求項（抜粋）：

パイプライン処理方式のコンピュータ装置に接続され、該コンピュータ装置からステージ処理の実行履歴情報を取得する実行履歴情報管理手段を備え、該実行履歴情報に基づいてプログラム動作を検証するデバッグ装置において、順次に行われる一連のステージ処理で実行される命令に関する命令識別情報を、各実行履歴情報に対応して格納する命令識別情報管理手段を備えることを特徴とするデバッグ装置。

IPC (5件)：

G06F 11/28 310 ,  G06F 11/28 ,  G06F 9/38 310 ,  G06F 9/38 380 ,  G06F 11/34

FI (5件)：

G06F 11/28 310 B ,  G06F 11/28 L ,  G06F 9/38 310 J ,  G06F 9/38 380 C ,  G06F 11/34 C

Fターム (9件)：

5B013AA18 ,  5B013BB18 ,  5B013CC07 ,  5B013EE02 ,  5B013EE09 ,  5B042GA03 ,  5B042GA14 ,  5B042GC03 ,  5B042HH30

引用特許：

審査官引用 (1件)

• マイクロプロセッサ及びその開発支援装置
  公報種別：公開公報   出願番号：特願平9-045787   出願人：日本電気アイシーマイコンシステム株式会社