特許

J-GLOBAL ID：200903082062926939

半導体装置及びその製造方法

発明者： 米田 喜和 ,  芝野 照夫 ,  黒岩 丈晴 ,  長永 隆志
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-286517
公開番号（公開出願番号）：特開2002-100747
出願日： 2000年09月21日
公開日（公表日）： 2002年04月05日
要約：

【要約】【課題】 デザインルール0.15μm以降の微細なDRAMでは、キャパシタ下部電極とキャパシタ下部電極プラグ間の重ね合せマージンが十分にとれないため、高誘電率誘電体膜とプラグ材料が接触し、リーク電流が大きくなる問題があった。【解決手段】 層間絶縁体膜上に露出したキャパシタ下部電極プラグの突起部に、スパッタ法のような段差被覆性の乏しい成膜方法によりキャパシタ下部電極を形成する。かかる構造では、誘電体膜はプラグの突起部上では厚く形成されるが、プラグ側面では形成されないので、プラグと高誘電率誘電体膜とを効果的に電気的分離することができる。この構造および製造方法を用いることにより、キャパシタ下部電極プラグに対して自己整合的にキャパシタ下部電極を形成できるため、重ね合せマージンの不足の問題を解消できる。

請求項（抜粋）：

MOSトランジスタ領域に形成された層間絶縁膜と、前記層間絶縁膜を貫通し、前記層間絶縁膜上に露出した突起部を有するキャパシタ下部電極プラグと、前記突起部上に自己整合的に形成され前記突起部以外の領域と電気的に分離されたキャパシタ下部電極と、前記キャパシタ下部電極上に形成された高誘電率誘電体膜と、前記高誘電率誘電体膜上に形成されたキャパシタ上部電極と、を備えたことを特徴とする半導体装置。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/105

FI (3件)：

H01L 27/10 651 ,  H01L 27/10 444 B ,  H01L 27/10 621 C

Fターム (23件)：

5F083AD21 ,  5F083AD48 ,  5F083FR02 ,  5F083GA09 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA35 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA44 ,  5F083JA53 ,  5F083KA01 ,  5F083KA05 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083PR10 ,  5F083PR29 ,  5F083PR36