特許

J-GLOBAL ID：200903082082430220

キャッシュメモリ内蔵プロセッサのデバッグ装置

発明者： 上田 亮
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 村山 光威
公報種別：公開公報
出願番号（国際出願番号）：特願平11-025548
公開番号（公開出願番号）：特開2000-222256
出願日： 1999年02月02日
公開日（公表日）： 2000年08月11日
要約：

【要約】【課題】 カウンタのオーバーフローによるキャッシュヒット率算出可能期間の制約の無い、リアルタイムデバッグ性の高いキャッシュメモリ内蔵プロセッサのデバッグ装置を提供する。【解決手段】 キャッシュメモリ102を内蔵したプロセッサ100から出力されるトレースデータ114として、命令フェッチ値109及びキャッシュヒット値110の情報を分岐先アドレス情報に付加して出力することにより、リアルタイム性を失わずにトレース、キャッシュヒット率の算出を可能にしたものである。

請求項（抜粋）：

CPUから出力される命令フェッチ信号をカウントするカウンタと、キャッシュメモリより出力されるキャッシュヒット信号をカウントするカウンタと、CPUから出力される分岐発生信号と分岐先アドレスを受け分岐先アドレス及び前記2つのカウンタ値をトレース出力するトレース出力回路とにより構成されるトレース出力部及びキャッシュメモリを含むプロセッサと、トレースアナライザと、前記トレースアナライザから得られた情報を表示するためのホストコンピュータを備えたことを特徴とするキャッシュメモリ内蔵プロセッサのデバッグ装置。

IPC (4件)：

G06F 11/34 ,  G06F 11/28 310 ,  G06F 11/30 ,  G06F 12/08

FI (4件)：

G06F 11/34 S ,  G06F 11/28 310 E ,  G06F 11/30 C ,  G06F 12/08 S

Fターム (15件)：

5B005MM01 ,  5B005VV04 ,  5B005VV24 ,  5B042GA03 ,  5B042GA15 ,  5B042GA33 ,  5B042GC01 ,  5B042GC08 ,  5B042HH30 ,  5B042LA11 ,  5B042MA05 ,  5B042MA14 ,  5B042MB01 ,  5B042MC25 ,  5B042MC28