特許
J-GLOBAL ID：200903082083732638
半導体集積回路装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
鵜沼 辰之
公報種別：公開公報
出願番号（国際出願番号）：特願平5-110477
公開番号（公開出願番号）：特開平6-325575
出願日： 1993年05月12日
公開日（公表日）： 1994年11月25日
要約：
【要約】【目的】 配線に起因する信号遅延を低減し、小型で高速動作を得ることが出来、且つレイアウト設計もまた容易に簡易化できる半導体集積回路装置を提供すること。【構成】 出力配線をチップ全体に信号分配し、いくつかの機能回路ブロックとそれぞれの駆動論理回路群を複数セット有し、機能回路ブロックとその駆動論理回路群は、近接して分散配置され、1セットの駆動回路の出力負荷容量を低減させた構成で、信号配線上にいくつかの中間バッファを有している。
請求項（抜粋）：
NMOSトランジスタ、PMOSトランジスタ、バイポーラトランジスタなどの少なくとも1種以上のトランジスタを集積した1つの半導体集積回路装置において、メモリ機能あるいは演算機能を実現するトランジスタ群をひとまとまりとして、そのそれぞれを直接駆動するドライバ群を有する複数の回路機能ブロックと、前記各回路機能ブロックを認識するために各回路機能ブロック毎に設けられた複数の上位の認識回路と、前記各回路機能ブロックに共通して必要とされる入力信号から論理をとった信号を出力する複数の論理回路群とを有し、該論理回路群の数はチップ内に存在する前記回路機能ブロック数と同じかそれ以下の個数であることを特徴とする半導体集積回路装置。
IPC (4件)：
G11C 11/41
, G11C 11/401
, H01L 27/04
, H01L 21/82
G11C 11/34 301 E
, G11C 11/34 371 K
, H01L 21/82 W
