特許

J-GLOBAL ID：200903082105738902

計算機制御装置のバスチェック方法およびシステム

発明者： 川和 藤也 ,  長山 修一 ,  道券 知彦
出願人/特許権者： 株式会社日立製作所 ,  株式会社 日立ハイコス
代理人 (1件)： 高田 幸彦
公報種別：公開公報
出願番号（国際出願番号）：特願2003-020129
公開番号（公開出願番号）：特開2004-234183
出願日： 2003年01月29日
公開日（公表日）： 2004年08月19日
要約：

【課題】バス異常時、外部に誤出力を出力してしまう。本発明は、CPUバスが異常のときには、入出力装置から外部接続装置へ出力情報を誤出力しない、また、CPUに誤った信号を入力することのない計算機制御装置のバスチェック方法およびシステムを提供する。【解決手段】CPUバスにCPU装置と複数の入出力装置がバスを介して接続され、それぞれバスチェック部を有する計算機制御装置のバスチェック方法であって、前記CPU装置より前記バスを介して前記入出力装置へ第1のデータを出力し、前記入出力装置へ出力データを出力後、前記第1の出力データのビットを反転した第2のデータを前記入出力装置へ再送し、前記入出力装置のバスチェック部では前記第2の出力データのビットを反転した第3のデータを生成し、前記第1のデータと前記第3のデータを比較し、比較した結果の一致/不一致によってバスアクセス時の正常/異常の判定をおこなうものである。【選択図】 図1

請求項（抜粋）：

CPU装置と複数の入出力装置がCPUバスを介して接続され、CPU装置と入出力装置にそれぞれバスチェック部を有する計算機制御装置のバスチェック方法であって、前記CPU装置より前記バスを介して前記入出力装置へ第1の出力データを出力した後、前記第1の出力データのビットを反転した第2のデータを前記入出力装置へ送信し、前記入出力装置のバスチェック部では前記第2の出力データのビットを反転した第3のデータを生成し、受信した前記第1のデータと前記第3のデータを比較し、比較した結果の一致/不一致によってバスアクセス時の正常/異常の判定をおこない、判定結果を前記CPU装置へ通知する計算機制御装置のバスチェック方法。

IPC (1件)：

G06F13/00

FI (1件)：

G06F13/00 301E

Fターム (5件)：

5B083BB01 ,  5B083CC06 ,  5B083CE01 ,  5B083EE11 ,  5B083GG04