特許
J-GLOBAL ID：200903082108277965
有限体上の2次多項式の求根方法及び求根回路
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平11-017786
公開番号（公開出願番号）：特開平11-316545
出願日： 1999年01月27日
公開日（公表日）： 1999年11月16日
要約：
【要約】【課題】 高速且つ実現時の回路規模を小さくすることが可能な多項式基底を用いた有限体上の2次多項式の求根回路を提供する。【解決手段】 有限体GF(2m)上の任意の元a=(a0,a1,・・・,am-1)の対応するビットを一方の入力とし、前段素子の出力若しくはX(1,0)においては前段素子の出力の代わりにam-1を他方の入力とする従属接続されたm-3個の排他論理和素子X(1,0)〜X(1, m-4)と、am-1及びX(1,1),X(1,3),・・・, X(1, m-5)の出力を各々一方の入力とし、a0を他方の入力とするm/2-1個の排他論理和素子X(2,0)〜X(2,m/2-2)から構成しており、前記素子X(2,0)〜X(2,m/2-2)の出力、前記素子X(1,0),X(1,2),・・・, X(1, m-4)の出力及び前記a0をz2+z+aの根z=(z0,z1,・・・,zm-1)として出力する。
請求項（抜粋）：
有限体GF(2m)上の任意の元a=(a0,a1,・・・,am-1)に対し2次多項式z2+z+aのGF(2m)上の根を求める回路であって、mはGF(2)上の多項式f=xm+xm-1+・・・x+1が既約となるように定めた拡大次数であり、前記多項式fをGF(2m)の生成多項式として用いた場合において、前記元aの対応するビットを一方の入力とし、前段素子の出力若しくはX(1,0)においては前段素子の出力の代わりにam-1を他方の入力とする従属接続されたm-3個の排他論理和素子X(1,0)〜X(1, m-4)と、am-1及びX(1,1),X(1,3),・・・, X(1, m-5)の出力を各々一方の入力とし、a0を他方の入力とするm/2-1個の排他論理和素子X(2,0)〜X(2,m/2-2)とから構成され、前記素子X(2,0)〜X(2,m/2-2)の出力、前記素子X(1,0),X(1,2),・・・, X(1, m-4)の出力及び前記a0をz2+z+aの根z=(z0,z1,・・・,zm-1)として出力することを特徴とする有限体上の2次多項式の求根回路。
IPC (3件)：
G09C 1/00 650
, G09C 1/00 620
, G09C 1/00
G09C 1/00 650 Z
, G09C 1/00 620 Z
, G09C 1/00 620 A
